22.12.2024, 17:32
Ну почему же, можно писать поведенческую модель, а синтезатор сделает принципиальную схему.
Я, честно говоря, думал, что современные устройства так и пишутся.
Up/ Например, я написал (давно уже) вот так:
architecture Clocks of ClocksGen is
signal counter : std_logic_vector (9 downto 0) := ...