ЦАП начинающего на AD1862

[ATAineri]

Добрый всем день, друзья. Последние несколько лет работал с микросхемами АКМ (делал портативный плеер) и захотелось собрать что-нибудь стационарное и ультимативное и простое (без хост-процессоров, микроконтроллеров и т.п.). Выбор пал на старушку 1862, что на контрасте с современными дельта-сигмами просто выбила меня из колеи.
4 микросхемы 1862. I/U на LT1469. ФНЧ - Бессель 6-го порядка с 3мя активными фазами (LT1364 + ADA4898-1) с частотой среза 178 кГц и подавления 650 кГц. Сумматор на AD797. Инвертор, чтобы получить Л- и Р- на SK99 (мощный, чтобы типа комбайна было).
Насчёт 4898-1 ещё не уверен, но без него все ОУ достаточно светловатые и в совокупе может подпиливать. Если есть предложения, какой ещё ОУ может сделать картину более нейтральной, но не испортить при этом детализацию и сцену, то с удовольствием выслушаю) (была мысль op42 в металле поставить, но если не понравится, его особо ничем потом и не заменишь, да и в копеечку это влетит знатно).
Но вопрос в другом: я приготовил аналог, но совершенно выпал с его цифровой части - не могу понять, а через что на эти микросхемы подавать сигнал?
В Д/С микросхемах (ещё и имея хост процессор) я привык под каждый трек просто заранее загружать частоту и разрядность каждого трека, переключая клоки, но сейчас ведь так не сработает. Большинство рекомендуют всякие DF1704, SM5842, Андронников у себя поставил SM5847, но я вообще не могу найти эти микросхемы в рознице, а али не доверяю настолько, чтобы их брать там (ещё и только оптом продают).
Посмотрел в сторону АКМ ресиверов и конвертеров, но там везде I2S выходит чистый, который самому придётся обыгрывать под моно-чипы с его LRCK, чего, в идеале, хотелось бы избежать.
Очень понравилась микросхема CS8422 тем, что в ней сразу и ЦФ и приёмник S/PDIF, и AES всякие, на которые потом HDMI можно будет повесить, и I2S с моей болерошки сожрёт (правда всё равно придётся микроконтроллер ставить, нудаладно, можно будет АВР обойтись), но вот подготавливает ли эта микросхема цифровой аудио-поток корректно для 1862 - понять не могу.
В общем, я вообще не могу понять, что у 1862 за вход (упоминания слова I2S в даташите вообще нет!), принимает MSB, а к пину Latch подключают выход SM5842 WCK (которого на других конвертерах я вообще не могу найти).
Соответственно, прошу помощи...

[antiluser]

Прошу конструктивной критики схемы картриджа ДАКа, ПДФка в приложении к посту.

С тем, как у вас сделан I-U, хорошего звука не будет. Ищите по ключевым словам MFB, звено Рауха.

[tomtit]

Возьмите за основу и/в Виктора Корсакова(для 1955). Похоже что и для 1862 трудно придумать что-то более оптимальное.

[orsha]

Здравствуйте, заменил AD1862 n на N-j, подстроил линейность на слух, можно еще осцилографом или мультиметром, как это сделать ?

[Dima.g]

Здравствуйте, заменил AD1862 n на N-j, подстроил линейность на слух, можно еще осцилографом или мультиметром, как это сделать ?

Лучше Спектраплюс + звуковая карта и сигнал 1кгц -60дб. У Маньяка удобный был диск, для таких настроек.

[ditter]

сигнал 1кгц -60дб

На треугольном сигнале это делать проще

[Meta|_]

На треугольном сигнале это делать проще

На треугольном проще смотреть осциллографом, а на синусе - FFT-спектроанализатором

[cozycactus]

прахрамист пропал

[Alex]

прахрамист пропал

Наверное до сих пор:

а у меня впереди кандидатская)

[Serge_L]

cozycactus, о! Руслан, это ты?

[Ursula]

Вот здесь есть в продаже и оригинальные AD1862, и 4-хслойная плата и питание (последнее сообщение от 29.01.2024) + 400 страниц обсуждения ЦАПа на заветной микросхеме:
1) https://clck.ru/398yqQ
2) https://clck.ru/398ysA
Правда, не совсем на русском, но это не должно быть препятствием. Для расширения кругозора. Из Алекса знания вытягивать сложно по причине его привычки отвечать вопросами на вопрос. Я бы даже уточнил "дебильной привычки" (Alex, я по доброму)

[Злой]

Из Алекса знания вытягивать сложно

Алекс и сам не совсем русский, вернее совсем не русский, хотя говорит получше многих. И знания таки выдает

[Delta213]

Я чёта не пойму как оно вообще у него работает, ну сдвинул он данные на 11 тактов, получил из i2S RJ, для 24 битных данных сойдет, а для 16 они окажутся в младших разрядах регистра цапа. ХЗ, пока не посмотрю что из см5842 идет при разных настройках не пойму как это всё робит. По хорошему кмк надо наоборот LE придержать на такт, т.е. сделать LJ и после 20_го такта битклок останавливать, как-то так.

И эта, 74НСТ что он применяет, для 44/48 еще пойдут, может и для 96 еще пойдут, а вот дальше начнутся проблемы.

[cozycactus]

cozycactus, о! Руслан, это ты?

это я, да

[Alex]

Из Алекса знания вытягивать сложно

Ничего сложного, я если хочу - отвечаю, не хочу - не отвечаю.
Зависит от вопроса, и от того кто спрашивает.
Видимо, на твои вопросы отвечать в дальнейшем не стоит.

[QUOTE=Ursula по причине его привычки отвечать вопросами на вопрос. Я бы даже уточнил "дебильной привычки" (Alex, я по доброму)[/quote]

Это вовсе не привычка, я вопросы задаю в 3-х случаях:
1) Чего-то не знаю.
2) Уточняю поробности, чтобы правильнее и точнее ответить.
3) Пытаюсь своими вопросами подвести спрашивавшего к тому, чтобы он сам смог ответить на свои вопросы.

[dortonyan]

Я чёта не пойму как оно вообще у него работает, ну сдвинул он данные на 11 тактов, получил из i2S RJ, для 24 битных данных сойдет, а для 16 они окажутся в младших разрядах регистра цапа.

Не окажутся. Я в соседней ветке уже объяснял:
1. Данные передаются старшим битом вперед.
2. Позиция старшего бита в I2S-филлипс (или I2S-LJ) не зависит от разрядности. Т.е. она не смещается относительно LRCK. А значит при изменении разрядности не будет и смещения старшего бита в ЦАПе.
Поэтому 16 битные данные просто будут дополняться нулями в младших битах. А для 24-х битных данных младшие 4 бита будут "отрезаны".

Это если на выходе транспорта задать формат вывода RJ, вот тогда будет проблема, которую вы описываете.

[Delta213]

Это если на выходе транспорта задать формат вывода RJ, вот тогда будет проблема, которую вы описываете.

Так они и приводят филиповский и2с к RJ, в этом и проблема! Сначала сдвигают на 11 тактов +1 такт от филипса, вот и получается RJ со всеми проблемами. А я предлагаю наоборот, LE придержать на такт и из филипса сделать LJ, тогда возможно все и получится. Я на выходных, если время будет, попробую. Дружбан притащил цап на 63 чтобы хайрез стал воспроизводить, у него ЦФ 5842 стоит, я и предложил выкинуть ее и апсемплить соксом, он из компа контент гоняет. Правда придется еще аманеро ставить, сейчас там фламенко.

Я вот про это:

[dortonyan]

Так они и приводят филиповский и2с к RJ, в этом и проблема!

Еще раз: проблема имеет место быть если только RJ изначально на выходе транспорта.
Если на выходе транспорта I2S, то после приведения к RJ внешней логикой проблемы уже не будет.

[Alex]

Сначала сдвигают на 11 тактов +1 такт от филипса, вот и получается RJ со всеми проблемами.

С какими?

[Delta213]

С какими?

Я же говорю, пока не понимаю как регистр цапа работает, надо посмотреть вживую. Пока думаю так: данные сдвинули, после ЛЕ идут нули, битклок ведь не остановлен, цап отсчитает свои 20 разрядов, а там нули и встанет по счетчику разрядов. И второй вариант, продолжит сдвигать дальше, тогда норм. Но тоже не понятно что будет при 16 битном контенте, сдвиг ведь рассчитан в данном случае под 20 разрядный цап, на 12 сдвигают, а надо на 16. ХЗ, надо в железе смотреть.

Еще раз, я может чего не догоняю, с нулевого по 7_й бит действующих данных нет, там нули, с 8_го пошли данные, старший, он-же знаковый идет первым, всего их 24, или 16 (тогда с 16_го бита данные). Мы их заталкиваем в 20 разрядный регистр, ну и получается, что 4 старших бита потеряются. А в случае с 16 данными сдвижка остановится когда старший будет в 3-м от конца разряде, надо еще продвинуть всю цепочку на 4 такта.

[Alex]

пока не понимаю как регистр цапа работает,

У РСМ63? Стр.7 ДШ.

Пока думаю так: данные сдвинули, после ЛЕ идут нули, битклок ведь не остановлен, цап отсчитает свои 20 разрядов, а там нули и встанет по счетчику разрядов.

Any number of bits can precede the 20 bits to be loaded, since only the last 20 will be transferred to the parallel DAC register after LE (P20, Latch Enable) has gone low.

Но тоже не понятно что будет при 16 битном контенте, сдвиг ведь рассчитан в данном случае под 20 разрядный цап,

Входной сигнал I2S/LJ - позиция не зависит от разрядности, а в выходной разрядность фиксирована фиксирован для RJ, в случае 16 битных данных, на цп они и пойдут, младше 4 будут нули. И если пойдут 24-32-х битный данный, то они окажутся в начале следующей посылки, и не будут посдедними 20-ю ( см. цитату выше).