В другой ветке уже объясняли почему. В модели линейность идеальная, а физически в АЦП линейность зависит от разрядности.
10-битный АЦП с точностью в 1/256 LSB никто не делает, и шум сильно меньше 1LSB тоже не делают.
По факту в 10 бит АЦП линейность будет порядка -60..-70дБ. И SNR будет децибел 80..90, если не меньше.
Можно конечно попробовать откалибровать АЦП в цифре, но это много работы и не факт, что получится выжать точность выше 1/16...1/32 LSB (не позволит тепловая стабильность). Многоразрядные SAR АЦП стоят дорого не просто так.
А если брать сразу 16..18 битный АЦП, то и обрезать младшие биты нет смысла (раз они уже есть). Ну только ради ускорения чтения данных из АЦП (вычитывать только старшие биты), или для упрощения трассировки при использовании АЦП с параллельным выходом данных.
Апсемплинг на входе сделать не проблема, до любой нужной частоты, скажем х64 или х128. В модели можно сразу выбрать нужную частоту, кратную 44,1.
На SAR АЦП да, пока что дороговато получается. Если только пробовать на ДС.
Последний раз редактировалось dortonyan; 18.01.2025 в 14:35.
АЦП надо однобитный и I2S тоже
Что вы хотите этим сказать? Не надо тут загадок.
Предложите свой вариант модели, реализующей subj. Разберем преимущества и недостатки.
А то может показаться, что для вас это все пройденный этап и вы уже достигли совершенства.
Однако по вашим схемам я этого не наблюдаю. А скорее наоборот. Странные решения, выдаваемые за преимущества и псевдо-умствования о качестве и звучании.
Так что потрудитесь объясниться.
Я же вам давал ссылку на даташит AX5689. Там упомянул о статье с измерениями реальных конструкций. Вот.
AudioXpress AX5689.pdf
Есть двухканальный вариант AX5688. Ах да, цены - 6 и 7 баксов.
https://www.monolithicpower.com/en/ax5688.html
Разработчики AX5688 потратили не один год на исследование и прототипирование. Врядли кто-то сможет повторить аналогичное на FPGA быстрее чем появится демоборда на AX5688/AX5689. Про цену уже написали, готовый чип вне конкуренции.
Make Linux Great Again
Я не ставлю себе задачу собрать устройство быстро инедороголюбой ценой.
Но надо же развиваться как-то. Тренировать мозг
Так ты ещё заметь , что в этом устройстве мы получаем всё то же извечное противоречие , в данном случае между разрядностью АЦП и его скоростью ( задержкой ) . Ещё один вариант "принципа неопределённости Гейзенберга" , можно и так сказать Понятно же , что АЦП с малой разрядностью работает быстро ( в пределе за один такт , если это Flash ADC ) , но будет большой шум квантования , а если разрядность увеличить - то по шумам всё ОК , но из-за задержки петля ООС "пойдёт вразнос" , так сказать ... но вот вопрос - а нельзя ли получить в этом смысле приемлемый компромисс , применив один "фокус" ? Ведь как работает обычный 1-битный дельта-сигма АЦП ? У него фактически переключается всего 1 бит , то есть на выходе дельта-сигма модулятора мы имеем 1-битный непрерывный поток данных . Ну а дальше эти биты усредняются цифровыми фильтрами , и из них собственно и получаются выходные данные с нужной нам разрядностью и частотой . Но главный момент здесь в том , что разрядность данных на выходе такого АЦП непосредственно зависит от количества битов из потока , которые используются для усреднения . Простой пример - если собрать простейший дельта-сигма модулятор первого порядка по схеме из Хоровица-Хилла , с тактовой частотой 1 мгц , и потом его поток данных подать на частотомер , установив время счёта 1 секунду - то мы за эту секунду можем измерить входной сигнал с точностью 6 десятичных разрядов , то есть мы с примитивными средствами получаем АЦП с разрешением примерно 20 бит - и это действительно работает , я такими штуками баловался в 80-е годы Разрядность хорошая , но ждать долго - хотя для вольтметра пойдёт . А если время счёта сделать 1 миллисекунду , то мы имеем всего 3 десятичных разряда ( примерно 10 бит ) , но и задержка АЦП уменьшается в 1000 раз . Ну вот , а если мы тут поставим такой же однобитный дельта-сигма АЦП , но поток его данных пустим не на 1 выход , а например на 3 - каждый со своей обработкой ? Тогда например в первом канале мы можем брать на усреднение малое количество битов из потока , и быстро их усреднив - получаем данные с малой разрядностью , но быстро . Потом второй канал - там берём уже битов побольше , усредняем , получаем уже больше точность , но с более узкой полосой частот . Ну и в третьем канале - там тоже понятно ... ну а далее - мы можем все 3 канала сложить в цифровом виде и вычитать из входного сигнала , замыкая таким образом петлю цифровой ООС . Тогда получится , что на ВЧ петля будет замыкаться только через первый ( скоростной ) канал с малой разрядностью ... то есть , там будут сильные шумы , но нас они не волнуют , так как они будут далеко в ультразвуке . А дальше , с понижением частоты - разрядность будет возрастать , так что в звуковом диапазоне можно будет получить вполне приемлемый результат ... вот интересно , занимался ли кто-нибудь подобными "извращениями" ?
И тоже самое с входным сигналом сделать.
Нужно, чтобы кто-то с сильной теоретической базой сделал предварительный оценочный расчет.
Везде прошу меня на ты называть
---------- Сообщение добавлено 19:11 ---------- Предыдущее сообщение было 19:11 ----------
Спасибо
Социальные закладки