I2S реклокер или FIFO

[bbest]

Всем привет!

Нужно решить задачу: прием I2S с большим джитером и вывод jitter-free I2S. Погуглив нашел интересные варианты:
* KALI https://volumio.com/allo-kali-i2s-re...e-gamechanger/
* Mori https://www.diyaudio.com/community/t...locker.348074/
* DIYINHK FIFO Reclock Jitter Eliminator https://www.diyinhk.com/shop/audio-k...annel-dac.html
и т.д.
Первый обещает джитер до 4pS. Кто прослушивал подобные устройства, какие сейчас самые перспективные, что может быть можно самому собрать?

---------- Сообщение добавлено 23:37 ---------- Предыдущее сообщение было 20:39 ----------

Собственно вершина этого творчества скорее всего:
https://github.com/iancanada/Documen...PiQ7Manual.pdf
+ основная ветка
https://www.diyaudio.com/community/t...92465/page-655

[dortonyan]

Первый обещает джитер до 4pS.

4пС - это скорее всего джиттер примененных тактовых генераторов. А пока этот клок дойдет до ЦАП, то там может быть уже и на порядок больше.
Поэтому если тактовый генератор не расположен непосредственно рядом с МС ЦАП, то на джиттеры можно вообще не смотреть.

[bbest]

4пС - это скорее всего джиттер примененных тактовых генераторов. А пока этот клок дойдет до ЦАП, то там может быть уже и на порядок больше.
Поэтому если тактовый генератор не расположен непосредственно рядом с МС ЦАП, то на джиттеры можно вообще не смотреть.

Так это плата прям рядом с ЦАПом и стоит, рядом с Raspberry PI.
Топ это FIFO от IanCanada. Люди уже слышат на нем провода I2S, влияние конденсаторов, питание ставят 4 линии и этого мало, по уму надо 5 линий питания .

[JazMan]

Что за ЦАП? Так ли он восприимчив сам по себе, к jitter?

[dortonyan]

Так это плата прям рядом с ЦАПом и стоит, рядом с Raspberry PI.

При чем здесь плата?
Генератор должен стоять в непосредственной близости от МС ЦАП. Это значит на одной плате с ЦАП, в сантиметре от микросхемы преобразователя.
Любые токи по земле между генератором и микросхемой ЦАП добавляют джиттера. И чем больше расстояние - тем больше добавляют.
Если клок берется с транспорта на шлейфе, то про низкий джиттер можно сразу забыть и не вспоминать. Вне зависимости от того, на сколько крутые там генераторы и сколько шин питания.

Люди уже слышат на нем провода I2S, влияние конденсаторов, питание ставят 4 линии и этого мало, по уму надо 5 линий питания .

Ага. И на каждую линию отдельный киловаттный тор.

[Alex]

и т.д.

И т.д.:

https://forum.vegalab.ru/showthread.php?t=64774
https://forum.vegalab.ru/showthread.php?t=68725

[bbest]

При чем здесь плата?
Генератор должен стоять в непосредственной близости от МС ЦАП. Это значит на одной плате с ЦАП, в сантиметре от микросхемы преобразователя.
Любые токи по земле между генератором и микросхемой ЦАП добавляют джиттера. И чем больше расстояние - тем больше добавляют.
Если клок берется с транспорта на шлейфе, то про низкий джиттер можно сразу забыть и не вспоминать. Вне зависимости от того, на сколько крутые там генераторы и сколько шин питания.

Ты про какой генератор? Сама плата FIFO генерирует мастерклок. Клоки под 2 сетки стоят на самой плате FIFO рядом с FPGA.
К стати, вот замеры джитера с и без FIFO Q7:

Так что этот модуль со своей задачей справляется на ура.

---------- Сообщение добавлено 18:21 ---------- Предыдущее сообщение было 18:12 ----------

И т.д.:

https://forum.vegalab.ru/showthread.php?t=64774
https://forum.vegalab.ru/showthread.php?t=68725

Да возможно это оно. Последняя версия 3.0? И там есть принцип: вход I2S и выход I2S ?

[antecom]

какой генератор?

Например такой как на картинке с джиттером 0.08пс.

[2Ears]

Генератор должен стоять в непосредственной близости от МС ЦАП. Это значит на одной плате с ЦАП, в сантиметре от микросхемы преобразователя.

На соседнем форуме вовсю пиарят внешние генераторы за много денег

[pyos]

Offтопик:

Люди уже слышат на нем провода I2S, влияние конденсаторов, питание ставят 4 линии и этого мало, по уму надо 5 линий питания .

Эти люди был момитко.

На соседнем форуме вовсю пиарят внешние генераторы за много денег

Эт чё, на аудиопортале активно рекламировали ламповые клоки, только вот нюанс - предлагалось клочить от них транспорт, а с цапом он связывался по спдифу. И ничего, вуалевые дымки так и развевались...

[dortonyan]

Ты про какой генератор? Сама плата FIFO генерирует мастерклок. Колки под 2 сетки стоят на самой плате FIFO рядом с FPGA.

При чем здесь FPGA?
Джиттер важен только для процесса преобразования из цифры в аналог. Т.е. минимальный джиттер должен быть на пине мастерклока микросхемы ЦАП (или ворд/бит-клока, если ЦАП параллельный).
А для этого тактовый генератор должен быть размещен на плате ЦАП, максимально близко к микросхеме преобразователя. Не на плате транспорта, не на плате FIFO, не на какой другой плате, а именно на плате ЦАП.

Так что этот модуль со своей задачей справляется на ура.

Задача FIFO модуля - это не снижение джиттера (это упрощенное сленговое обоснование), а синхронизация потока данных с тактовыми генераторами ЦАП.
А какой при этом будет джиттер - зависит от джиттера тактового клока ЦАП.

На соседнем форуме вовсю пиарят внешние генераторы за много денег

В электронике аудио-девайсы уже давно никаких супер-технологий не требуют. Поэтому все что "за много денег" - это тупо про маркетинг и торговлю, практический смысл там искать не надо.
Ультранизкий фемтоклоковый джиттер вообще не имеет смысла (даже на плате ЦАП), т.к. ограничивать будет уже джиттер самого ЦАП. Т.е. что 2пс, что 0,02пс - практической разницы нету.
Но за много-много денег специально для вас могут сделать генератор и с 2фс джиттером, с которым ваш ЦАП "звучит без вариантов".

[Бурцев]

А с какой временной нестабильностью цифрует АЦП?

[Alex]

А с какой временной нестабильностью цифрует АЦП?

Точно также как и ЦАП - с нестабильностью его тактового генератора (MCLK).

[bbest]

Задача FIFO модуля - это не снижение джиттера (это упрощенное сленговое обоснование), а синхронизация потока данных с тактовыми генераторами ЦАП.
А какой при этом будет джиттер - зависит от джиттера тактового клока ЦАП.

Ты или в трех соснах запутался или я чего то не понимаю. FIFO Q7 (реклокер) является мастером, он просто пуляет I2S в пустоту, в нашем примере это ЦАП. Как ЦАП примет этот I2S это не забота реклокера. Более того, на стороне самого ЦАПа может быть свой FIFO буфер.
Другой вопрос, что сам ЦАП может быть мастером, но это уже другая история.

---------- Сообщение добавлено 21:50 ---------- Предыдущее сообщение было 21:49 ----------

Например такой как на картинке с джиттером 0.08пс.

Я так понял в KALI совсем другой параметр джитера измеряли.

[dortonyan]

bbest, у меня такое чувство, что вы не читаете мои посты. Перечитайте написанное выше, мне добавить нечего.

[bbest]

Так же на эту тему наверняка можно почитать идеалогию FIFO Мори: https://www.diyaudio.com/community/t...4/post-6044362 . На сколько я понял там 2 процесса: режим slave при приеме данных и master на выходе.

[Alex]

На сколько я понял там 2 процесса: режим slave при приеме данных и master на выходе.

Так любое FIFO работает, даже мое

[pyos]

bbest, у меня такое чувство, что вы не читаете

После этого можно ставить точку

[bbest]

Так любое FIFO работает, даже мое

Пара вопросов тогда:
* Так а какая последняя версия твоего модуля, на чем ты остановился.
* Сколько времени аудиопотока захватывает твой FIFO? Для сравнения FIFO Q7 регулируется от 0.1 до 1 секунды.
* Ну и какой джитер у тебя на выходе.
IanCanada проделал большой путь с 2011 года, его ветка на diyaudio уже за 600 страниц перевалила.

[Alex]

Так а какая последняя версия твоего модуля, на чем ты остановился.

Последние были 3.1 и 4.0, для ЦАПа ATDAC-10S, от 3.0 отличается чисто конструктивно.

Сколько времени аудиопотока захватывает твой FIFO?

От семплрейта зависит, на 44.1 до пол секунды.

Ну и какой джитер у тебя на выходе.

На каком "выходе", на I2S? Да пофиг, джиттер подаваемого на ЦАП мастерклока, целиком и полностью определяется джиттером осциллятора, стоящего рядом с эим чипом ЦАПа, а не на плате Fifo, а на джиттер остальных сигналов, нормальные цапы не реагируют.

IanCanada проделал большой путь с 2011 года,

У меня JKill тоже примерно тогда-же начался (и пару лет назад благополучно закончился, хотя некоторое количество плат на всякий случай еще лежат), просто я с ним долго телился, и здесь был показан в конце 13-го когда я его переделал под другой проц и сильно упростид схему.