Ладно, к дизерингу мы ещё наверно вернёмся немного позже.
А пока по SM5845AF рассказываю:
1. Ноги 1...3 (MDT, MCK, MLEN) будут исследоваться во второй серии опытов. Отправной точкой будут сведения из даташитов по SM5840 и SM5841.
2. Нога 4 (RSTN) вопросов не вызывает.
3. Нога 5 (SEL43) - переключатель на вход с внешего ЦФ ноги 15...18 (DFWCK, DFDTL, DFDTR, DFBCK). Если на этих входах ничего нет, то вся выходная шина останавливается.
Лог.0 - работа от внутреннего ЦФ, лог.1 - от внешнего.
4. Нога 6 (GND) - вопросов нет, общий.
5. Ноги 7...9 (DBCK, DDT, DLRCK) - входная шина I2S от источника аудио-сигнала. У меня формат на ней RJ16. Возможно (проверю во второй серии), через регистры управления можно сменить формат на I2S.
6. Нога 10 (MAINS) - лог.1 включает алгоритм Alpha Processing, лог.0 его отключает (по моему мнению, т.е. ИМХО). См. также описание ног 28...32 и 34...38.
7. Нога 11 (SHFTN) - вход, самая для меня непонятая. При лог.0 идёт перегрузка аудиовыхода. Пробовал менять форматы входной шины как обычно, не помогло. Если сигнал в цифровом РГ сильно ослабить, то можно получить звук почти без искажений. Но там мало бит остаётся.
8. Ноги 12...14 (Y1DT0, Y1BK0, Y1LR0) - выходная 1xFs 20 (MAINS=0) или 21...24-ти (MAINS=1) битная I2S шина для внешнего использования, если нужно. Полагаю с Alpha Processing-ом (при сильном цифровом ослаблении входного сигнала число бит увеличивается с 21 до 24).
9. Ноги 15...18 (DFWCK, DFDTL, DFDTR, DFBCK) - входы от внешнего ЦФ с необходимым апсемплингом.
10. Нога 19 (INV1) - вход инвертирования сигналов S01L и S01R. Для использования в дифференциальном выхлопе.
11. Нога 20 (ADEEM) - вход, оказалось не деэмфазис (как можно было предположить), а включение то ли дизеринга на выходах 28...32 и 34...38, то ли нойз-шейпинга (см. ниже). Спада АЧХ на ВЧ я не наблюдал при лог.1. Лог.0 - отключение "дизеринга".
12. Нога 21 (INV2) - вход то же что и нога 20, только на 18-ти битных выходах. Подробно не изучал, т.к. неинтересно было.
13. Нога 22 (OMODR) - вход управления выходными 18 и 20-ти битными шинами. Лог.1 включены 20-ти битные выходы 28, 29 и 34, 35.
При этом 18-ти битные выходы 30...32 и 36...38 отключены.
Лог.0 Наоборот, 20-ти битные отключены (можно использовать как мьют), 18-ти битные включены.
14. Нога 23 (TESTN) - вход включения (лог.0)/выключения (лог.1) постоянки в выходном сигнале. При мьюте примерно 8...9-й бит появляется.
15. Нога 24 (BCK) - выход пачки 20 импульсов BCLK, не зависит от выбранной битности ногой 22. Т.е. в 18-ти битном режиме импульсов всё равно 20.
Просто данные на S18L,R смещаются на 2 битклока "вправо" (задерживаются). Поэтому нет ошибки при защёлкивании. Ширина пропуска зависит от выбранного мастерклока 256/384Fs.
Аналогично в других ЦФ. См. их даташиты.
16. Нога 25 (WCK) - выход LE частотой 8/16 Fs, не меандр.
17. Нога 26 (WCK2) - выход половинной частоты от WCK, меандр.
18. Нога 27 (VDD) - вход +5V, вопросов не вызывает.
19. Ноги 28 (S01L) и 29 (S02L) - выходы 20-ти битных аудиоданных левого канала для подачи на соответствующую(ие) микросхему(ы) ЦАП.
20. Ноги 30 (S18L), 31 (P19L) и 32 (P20L) - выходы (18+2)-ти битных аудиоданных левого канала для подачи на соответствующую(ие) микросхему(ы) ЦАП. + 2 младших бита параллельно.
Схему включения см. даташит на DCD-1015 например.
21. Ноги 33 (OVERL) и 39 (OVERR) - выходы индикации перегрузки (полагаю). Всё время = 1. 0 ни разу не увидел в работе.
22. Ноги 34 (S01R) и 35 (S01R) - 20-ти битные выходы правого канала, аналогично см. п19.
23. Ноги 36 (S18R), 37 (P19R) и 38 (P20R) - (18+2)-битные выходы правого канала, аналогично см. п.20.
24. Нога 40 (CKSLN) - вход выбора частоты мастерклока на ноге 42 (XTI): лог.0 - (128 не проверял, но думаю должна)/256/512Fs или лог.1 - 192/384/768Fs.
25. Нога 41 (WFR) - вход выбора делителя частоты мастерклока XTI,
ошибочно принятый мною за 16-ти кратный апсемплинг. . ВСЕМ СОРРИ.
26. Нога 42 (XTI) - вход мастерклока, 128?...768Fs.
Если WFR=0, то годятся частоты 256/384Fs для 44...48кГц (апсемплинг 8х 352...384кГц), 512/768Fs для 88...96кГц (апсемплинг 8х для двойного потока 705...768кГц).
Если WFR=1, то годятся 128?/192Fs для 44...48кГц (апсемплинг 8х 352...384кГц, фильтрация правильная), 256/384Fs для 44...48кГц (
"апсемплинг 16х" 705...768кГц, слабое подавление в диапазоне 22...44кГц), 256/384Fs для 88...96кГц (аналогично 705...768кГц
??? надо перепроверить, может и 1411...1536кГц).
27. Нога 43 (XTO) - выход инвертора XTI.
28. Нога 44 (CKO) - выход буфера клока XTI.
Спасибо за внимание. До следующей серии опытов.
---------- Сообщение добавлено 18:24 ---------- Предыдущее сообщение было 18:15 ----------
Небольшие дополнения:
по п.11 при MAINS=1 и ADEEM=1 появляется "дизеринг" в 18, 19 и 20 битах выходов. При MAINS=1 и ADEEM=0 3 последних бита =1 (режим цифрового мьюта в источнике). При MAINS=0 всё это выключено, независимо от ADEEM
---------- Сообщение добавлено 18:27 ---------- Предыдущее сообщение было 18:24 ----------
На всякий случай добавлю картинку. Может кому-то лень рыться.
Вложение 400423
Социальные закладки