Плата конвейера для работы с «мультибитными» микросхемами ЦАП

[Turbo_man]

Давно планировал создать отдельную ветку для этого отдельного направления своих устройств. И вот своё обещание выполняю, поскольку устройство закончено.

См. фото универсальной платы конвейера.



Заинтересованные вегалабовцы, конечно, уже в курсе о чём идёт речь, а остальным немного поясню.

Каждая микросхема «мультибитного» ЦАП имеет свои ограничения по максимальной частоте Ц-А преобразования. Как правило, это не более 8…16Fs (за Fs принято принимать стандартную частоту 44,1 или 48 кГц), полученные в цифровом фильтре (ЦФ) типа SM5847AF например.
Таким образом, пределом по частоте для них будет 352…768кГц (для разных микросхем ЦАП разная предельная частота преобразования). Хотя на практике TDA1541A прекрасно работает и на 768кГц (16х), а PCM1702P на 1536кГц (32х). Правда это не документировано и не гарантируются качественные характеристики.

Так вот, чтобы обойти эти ограничения и получить МНОГО больше, можно включить N штук (2…16) в режиме конвейера, когда они работают одновременно со сдвигом во времени в рамках одного периода частоты преобразования. Суммарный результат при этом получается в N раз более быстродействующим.
Интересно это в первую очередь тем пользователям, которые таким образом хотят снизить требования или практически исключить восстанавливающий ФНЧ после ИУ преобразователя.

Что ОЧЕНЬ позитивно сказывается на пространственных характеристиках получающегося "саунд-стейджа" фонограммы. Локализация мнимых источников звука (КИЗов) получается просто ошеломляющей. Такого не удавалось получить ни от одного другого ЦАП-а.

А поскольку при этом складываются аналоговые сигналы с выходов микросхем ЦАП с жёсткими временными сдвигами, то попутно и получить AFIR (или гребенчатый фильтр), подавляющий нежелательные остаточные продукты преобразования цифровых фильтров (ЦФ).

Кроме этого, для сторонников NOS-ЦАП-ов, в конвейере предусмотрено отключение (обход) ЦФ по желанию.

В предлагаемом устройстве дополнительно к изложенному осуществляется 16-ти кратная линейная интерполяция (ЛИ) аудио-семплов, полученных от ЦФ. То есть мы получаем итоговую скорость аудио-потока 8 (ЦФ) х 16 (ЛИ) = 128Fs. А уже этот скоростной поток мы распределяем на 8 потоков по 16Fs (или 8Fs для TDA1541(A) - переключается управляющим сигналом), с которым легко и непринуждённо справляется каждая микросхема ЦАП в конвейере. Всё изложенное справедливо для каждого исходного левого (ЛК) и правого (ПК) каналов.

Таким образом, к предлагаемой плате конвейера можно подключить до 2 по 8 микросхем «мультибитных» ЦАП-ов.
Для удобства пользователя и обеспечения гибкости использования на плате предусмотрено место для ЦФ SM5847AF (точнее там их 2, но 1 теперь не используется и был предусмотрен для экспериментов) и PLL формирователя 768Fs для неё. А также стабилизатор +5В для питания платы изолятора USB.

Существует несколько вариантов прошивки ПЛИС, специализированных для разных типов применяемых микросхем ЦАП (пока доступны для PCM1702P, TDA1541(A) и AD1862N (общая с PCM63ми). Скоро будут готово и для PCM58P, AD1865, PCM1704U). Варианта сразу для нескольких типов ЦАП не планируется. Менять прошивку можно будет дополнительно, если планы пользователя поменяются.

Теперь описание разъёмов устройства:
Х1 – вход управления режимами платы конвейера (8 управляющих сигналов).
Х2 – вход аудио-потока I2S до 384кГц от платы ФИФО или иного цифрового аудио-источника. А также входы 2х управляющих сигналов и выход +5В для питания изолятора USB.
Х3…Х6 – выходы 2 по 8 (суммарно 16) аудио-потоков для подачи на 16 моно-микросхем ЦАП (или 8 стерео типа TDA1541(A)). На каждом разъёме по 4 потока.
Х7 – вход питания платки генов 1024Fs. (+7…12В примерно 30…50 мА). Гальванически развязанный и стабилизированный.
Х8 – вход питания остальной цифровой части конвейера, включающий основную ПЛИС и PLL и стаб +5В для USB. (+7…9В примерно 70…100 мА). Гальванически развязанный и стабилизированный.

Подробное описание контактов каждого разъёма следует…



Привожу фото для иллюстрации возможного применения конвейера, управляющего 2мя платами NOS ЦАП на 8 шт. PCM1702P суммарно.

[dortonyan]

На схеме Nakamichi есть ещё отдельный кусочек с LSB, который дополнительно делят на 2500 резиками и подмешивают через 100кОм к выходному току основного цап-а.
Нафига?

Не LSB, а LSL. Я хз что это.

Вообще без калибровки повторять такой композит я бы не стал. Максимальные погрешности дают все равно старшие биты, поэтому выравнивание младших погоды не делает.
Возможно они отбирали чипы по наилучшей линейность ЦАП старших бит. Но вне пром. масштабов такой отбор сомнителен.

А если делать калибровку, то ЦАПом младших бит можно заодно калибровать (по аналогии с моими ЦАПами на индустриальных конверторах). Для этого, например, в ЦАП младших бит используется только половина шкалы, эквивалентно 17 битному ЦАП.
Тогда используя вторую половину шкалы, можно к коду ЦАП младших бит суммировать знаковые константы, исправляя погрешности ЦАП старших бит.

Но с сохранением знака, наверно.

Хороший вопрос. ) В младших битах знака нет. Но т.к. ЦАПу нужно скормить данные в дополнительном коде, то для данных младших бит нужно будет инвертировать старший бит. Вроде так.

[Turbo_man]

Не LSB, а LSL. Я хз что это.

Есть информация. Это LSB по каждому каналу, выведенные параллельно.


---------- Сообщение добавлено 15:12 ---------- Предыдущее сообщение было 15:11 ----------

В младших битах знака нет.

Думаю есть, косвенно. Наверно правильнее знак оставлять.

[dortonyan]

Есть информация. Это LSB по каждому каналу, выведенные параллельно.

А, это походу просто добавлен младший бит. Т.е. ЦАПы делают 19 бит, и еще один бит добавлен через делитель.
Хотя по расчету этот делитель дает 1LSB от 18 бит. Все равно не понятно что это такое.

Думаю есть, косвенно. Наверно правильнее знак оставлять.

Так знаковый бит отрезается со старшими разрядами, где его оставлять?
Знаковый код от беззнакового отличаются только инверсией старшего бита. Поэтому код младших бит для знакового и беззнакового представления - один и тот же.
Если вы отрезаете знак, то автоматом получаете беззнаковое представление.
Но т.к. ЦАП на входе принимает знаковую величину, то нужно беззнаковое значение опять преобразовать в знаковое - проинвертировать старший бит.

[Turbo_man]

Так знаковый бит отрезается со старшими разрядами, где его оставлять?

На своём же месте. Его не трогать. А следующие разряды сдвигать на 4 бита влево.

---------- Сообщение добавлено 16:43 ---------- Предыдущее сообщение было 16:41 ----------

проинвертировать старший бит.

А не чепуха ли это? Знаковым станет 16-й бит?

---------- Сообщение добавлено 16:46 ---------- Предыдущее сообщение было 16:43 ----------

В знаковом представлении амплитуда кодируется в 19 из 20 бит (например). Старший разряд - это знак. Его и не трогаем. А из 19 бит оставляем только 15.

[dortonyan]

А не чепуха ли это? Знаковым станет 16-й бит?

Не станет. Если бы было чепуха, то мои сборки не работали бы. Но они ведь почему-то работают? ;)

На своём же месте. Его не трогать. А следующие разряды сдвигать на 4 бита влево.

В знаковом представлении амплитуда кодируется в 19 из 20 бит (например). Старший разряд - это знак. Его и не трогаем. А из 19 бит оставляем только 15.

Так делать нельзя. Что это за перетасовка бит.

1. Еще раз: знаковый код отличается от беззнакового только инверсией старшего бита. Все! Т.е. старший бит это часть данных, а не просто абстрактный значок.
8 бит знаковое число имеет диапазон -128..+127, беззнаковое - 0..+255. Если вы отрежете старший бит, то в любом случае испортите число, что знаковое, что беззнаковое.

2. ЦАП (любой) работает с беззнаковым кодом. У него нету двухполярной матрицы (даже если это индустриальный ЦАП с двухполярной опорой).
Когда к нему на вход приходит дополнительный код, то он в нем просто инвертирует старший бит. И дальше преобразует оффсет-бинари код, как 1541.

3. Для упрощения можете оперировать беззнаковыми кодами.
Считайте, что вам нужно залить в ЦАП беззнаковый код, но т.к. ЦАП будет инвертировать старший бит, то вам его тоже нужно проинвертировать, чтобы скомпенсировать инверсию в ЦАПе.

[Turbo_man]

Что-то мои мозги отказывают. Блин.
Разница исходного 20-битного значения и его старшими 4 битами (кроп до 4 старших бит) есть величина знаковая. Разве нет? Или всегда положительная?

---------- Сообщение добавлено 19:37 ---------- Предыдущее сообщение было 19:33 ----------

Ладно, приму на веру как говоришь.

[dortonyan]

На веру не надо. Лучше разберитесь, оно не сложно.
Я же пишу, что разницы в младших битах между знаковым и беззнаковым числами нету.
Возьмите минимальное значение для знакового 8-битного числа -128, проинвертируйте старший бит и получите минимальное значение для 8-битного беззнаковго числа - 0.
Если максимальное знаковое значение +127, то инверсия старшего бита даст максимальное беззнаковое 255.
Т.е. знак - это старший бит беззнакового числа, просто в инверсном виде.

[Turbo_man]

Сделал платки в формате DIP28 с двумя ЦФ: DF1706E+DF1706E и JCV8009+DF1706E. Прошивки для них постепенно готовлю. Сейчас готов 1-й вариант для ЦАП-ов PCM1702P и TDA1541.
Платки ставятся в панельку на обновленную версию конвейерной платы.

---------- Сообщение добавлено 17:24 ---------- Предыдущее сообщение было 17:15 ----------

Вот и фото.


---------- Сообщение добавлено 17:26 ---------- Предыдущее сообщение было 17:24 ----------

Собственно смысл в получении выходного потока 32Fs, ну и с новыми ЦФ поэкспериментировать.

[Turbo_man]

У меня реально в ПЛИС поток 32х ещё умножается на 16 линейным интерполированием. Получается итоговый аудио-поток 512х. Но из него я беру лишь 64х (4 по16х) или 128х (8 по 16х) (пропусками лишних семплов) в зависимости от числа микросхем ЦАП.

[Михаил45]

В софтовом нет уже есть. А зачем вам слейв? Я его делал для "галочки" . И думал убирать совсем.

---------- Сообщение добавлено 18:59 ---------- Предыдущее сообщение было 17:23 ----------

Как вариант, можно ваш клок подавать не на 7й контакт Х2, а на 8й контакт панельки 14DIP, куда вставляется наша платка генов. Это даже предпочтительнее.
На плате даже есть фут-принт для микрокоаксиала. Это такой задел на будущее был.

---------- Сообщение добавлено 19:17 ---------- Предыдущее сообщение было 18:59 ----------

На фото тут виден он Х10.

https://forum.vegalab.ru/showthread....=1#post2483204

Володя, скажи , пожалуйста, именно 1024фс надо подавать на пин 8 , если в режиме слейв использовать? нв 512 не будет вообще работать?

[Turbo_man]

Если мастер-клок подавать на 8-й контакт панельки DIP14, то нужен режим МАСТЕР. И да, на него надо 512фс подавать.
В режиме СЛЕЙВ мастер-клок 512фс нужно подавать на 7-й контакт разъёма Х2.
Я не помню, у тебя есть выбор режима МАСТЕР/СЛЕЙВ? Я часто его убирал.

[Михаил45]

Тоесть , я могу аманерку использовать , как источник i2s и мслк от нее подавать на 8 пин? У меня , похоже , ты прошил только режим мастер для конвейера, платка генов то в наличии.

[Turbo_man]

Посмотри снова описание контактов разъёмов, которое я должен был тебе высылать. Там точно всё указано. Наличие платки генов ничего не исключает.
Аманерку можно подключать источником I2S. Но если есть переключение в режим СЛЕЙВ, то клок на х2-7, если нет то на панельку дип14 контакт 8. Собственно только в этом и есть разница режимов.

---------- Сообщение добавлено 15:34 ---------- Предыдущее сообщение было 15:24 ----------

Будь осторожен со статикой.

[Михаил45]

Спасибо, попробую.

Все работает. Конвейер на 8хрсм1702 знатный.

[Михаил45]

По просьбе интересующихся проверил работоспособность I2S входа с характеристиками 32/384 кГц. В формате I2S поток принимается без проблем.
Думаю и 32/768 кГц примутся.

Работает. С ДФ1 в режиме : wire[1:0] ovs_max = 2; // max oversampling 0..3 - x4..x32*/, по i2s : parameter DW = 24, // data field width
parameter CKDIV = 2 // F SCK = F iCLK / (2^CKDIV), 24/768 на твой конвейер 8штхрсм1702. Поет отлично.

[Turbo_man]

Это хорошо.
Я вот что подумал. Дф1 можно было бы подключить в панельку дип28 вместо DF1706, тогда можно было бы и дф2 тоже использовать в стоковой конфигурации. Т.е. не нужен выход цф в формате I2S, а использовать раздельные L и R как у 1706. Только мастерклок на панельку приходит 768фс, а надо 1024фс. Тогда мастерклок 1024фс взять с платки генов.

---------- Сообщение добавлено 16:50 ---------- Предыдущее сообщение было 16:41 ----------

А на вход платы конвейера подавать обычный i2s с частотой 44...384кГц.

[Михаил45]

Володя, пины можно взять по даташиту на дф1706 ? 24 или 20 бит конфигурировать дф1?

[Turbo_man]

Да сделать имитацию-аналог DF1706E. 20 или 24 попробуй оба. Только соответственно конвейер выставь. 20 наверно даже лучше, тогда дизер и нойзшейпинг от дф1/2 пройдёт через конвейер без проблем.

---------- Сообщение добавлено 17:15 ---------- Предыдущее сообщение было 17:06 ----------

Только будь поострожнее, чтобы чего-нибудь не подпалить.

[Turbo_man]

В теме про DF2 отписался о продолжении работ с комбайном (всё включено) и конвейер в том числе.
На пробу сделал вариант с 2-мя конвейерными выходами одновременно (для 4 шт. 16-битных TDA1541 и 4 шт. 18-битных PCM1700U (либо как эквивалент 8 шт. PCM58P).
Для каждого конвейера задействован свой экземпляр DF2. Т.е. внутри их 2.
И ФИФО на внешней SDRAM. Правда модуль генераторов я упростил для себя (мне достаточно получилось). Оставил только 1 ген для сетки х44, вторую сетку я получаю PLL-ем. Есть ещё 2-й вариант клоков, обе сетки получаю от PLL с геном 50МГц.
https://forum.vegalab.ru/showthread....=1#post3250340

---------- Сообщение добавлено 22:27 ---------- Предыдущее сообщение было 22:21 ----------

Платка с Циклоном весьма удачная получилась у китайцев. Широкое поле для творчества.

Offтопик:
Возникла мысль сделать на базе этой платки цифровую часть многополосной системы усиления. Цифровые фильтры, РГ поканальные и поканальные задержки. По идее всё это туда поместится. Небольшой МК наверно понадобится в довесок для загрузки всех управляющих данных.

[dortonyan]

Возникла мысль сделать на базе этой платки цифровую часть многополосной системы усиления. Цифровые фильтры, РГ поканальные и поканальные задержки.

Только для максимально качественного цифрового РГ лучше использовать не встроенный аттенюатор в DF2 (там он в первую очередь для исключения клиппа), а добавить отдельный РГ после ЦФ с округлением дизером.
И задавать полосы разделов в цифре, используя DF2, не получится. Для этого надо писать специальный DSP обработчик.

Небольшой МК наверно понадобится в довесок для загрузки всех управляющих данных.

Если для РГ и подстройки задержек, то обработчик сигналов энкодеров (или кнопок) с выводом на какой-нибудь сегментный индикатор можно и на плисине сделать.