
Сообщение от
viktor8m
Сообщение от теоретизирующий практик
Для устранения вопросов с дифференциальной помехой на А1 чуть модернизировал схему1 из статьи, и получил на входе А1 униполярный сигнал ошибки. На приведенной схеме резистор R1 - цепь ООС, а резистор R2 цепь компенсации основного сигнала, и выделения сигнала ошибки.
Тогда это уже не ОС по вычитанию искажений, а стандартная (применена в ZD-50, да и у меня рабочий макет собран по такому принципу) схема с дополнительным усилителем ошибки основного усилителя, причём точность согласования деления R1 и R2 не требуется особо высокой, просто это уменьшает сигнал ошибки, но и при резисторах 1% в ООС, судя по моему макету, сигнал ошибки на неинв. входе основного усилителя максимум единицы милливольт. При этом никакой компенсации нет, общие искажения будет определять ОУ усиления ошибки (правда искажения уменьшает тот факт, что его выходное напряжение мало, плюс, если его выход подключен напрямую без деления к основному усилителю, то и глубина ООС будет практически равна его собственному усилению без уменьшения резисторами ООС), т.е. это вариант композитной схемы.
Социальные закладки