ЦАП своими руками (пятая ветка)

[Kompros]

Очередной виток в Спирали

Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание
Третья ветка и ее окончание
Четвертая ветка и ее окончание

[winil]

Привествутвую, Уважаемые форумчане.
Подскажите плис, в связке WM8804-SM5847 можно обойтись без ASRC между ними?
Спасибо.

[s3tup]

Обязанно работать. У вольфсона стандартно MCLK=256Fs, SM5847 умеет его кушать с радостью. из форматов I2S - вольсон выдает что угодно (I2S, LJ, RJ), SM5847 принимает LJ и RJ, и умеет игнорировать лишние битики в потоке DATA.

[winil]

Получается вольфсон конфиг. в мастер. MCLK=256Fs на XТI- SM5847,и все в поряде. Если правильно понял?

[s3tup]

Ну и обоим нужно формат задать одинаковый, что-бы они друг друга поняли.
SM:
CKSLN=0
CKDV1=0
CKDV2=0
INF1N=0
DI/INF2N=DATA
IW1N/DIL=1
IW2N/DIR=1



WM:
SDIN (HW/SW)=0
SCLK (AIF_MS)=0
TXSRC (TXSRC)=1
SDOUT (AIF_CONF[0])=1
GPO0 (AIF_CONF[1])=1


Эээ, получается RJ16bit, что некошерно как-то, особенно ввиду наличия LJ24 у обоих сторон.
Я потерялся в даташите на SM, там на 19 странице как-бы намекают, что для LJ загрузка паралельная для обоих каналов, но как-бы еще и намекают, что она хоть и паралельна, но последовательна тоже Наверное можно запаралелить DIL/DIR, и пустить туда DATA?

Зы, конфиг не полный - нужно вольфсону указать, MCKDIV или что-то подобное, чтоб MCLK=256Fs был.

[winil]

Большое Спасибо, все понятно!

[ostashv-evgeniyy]

А что скажете про параметры постфильтра для PCM1704, работающем в режиме 24х96?

[ostashv-evgeniyy]

Offтопик:
Хрень какая-то?

[SergioT]

Offтопик:
Хрень какая-то?

точно, либо что то неверно в симуляции

[dortonyan]

А что нитак с графиками? Схема ФНЧ наверное на гираторе?

[Audiomaniac]

А вот интересно: в даташите на AD1955 и ее же evaluation board номиналы резисторов в ФНЧ очень низкие - меньше 1к. Это чем вызвано? Например, нагрузкой ОУ AD797 помимо всего прочего является R-C цепочка 680ом-5600пф... или 330ом - 3900пф. Инженеры АД сошли с ума или ...?
При том что для AD1853 приведена аналогичная схема аналоговой части, на тех же ОУ, но номиналы резисторов там уже порядка 2-3к.

[ostashv-evgeniyy]

А что нитак с графиками? Схема ФНЧ наверное на гираторе?

Да, я тут пару страниц назад выкладывал схему.

[dortonyan]

Ну сам ФНЧ вроде как работает (ослабление дает), только верхнюю частоту лучше занизить до 96kHz, чтобы удобнее наблюдать ослабление на ЧД.
Конечно для MFB или Sallen-Key фильтров графики нетипичны, но для гиратора - хз. Попробуйте замоделить другую схему гиратора для сравнения.

Это чем вызвано?

Как вариан - уменьшением разбежки сопротивлений источников для сумматора, здесь обсуждалось: http://audioportal.su/showthread.php?t=7276&page=106 от поста #2632 и далее...
+ уменьшение шумов резисторов и входных шумов сумматора, + меньшая помеховосприимчивость каскада с низкоомными сопротивлениями.

[s3tup]

Уважаемые, у меня диллема уже который день.
Суть - в цапе. Конструкция из блоков - spdif, DF, DAC, I/V. Выхлоп откладываем в сторону. Остальные три - должны быть подвластны одному клоку. Реклок обязанн быть на плате ЦАПы, ибо там помимо реклока - еще и аттенюаторы и сглаживатели фронтов, дабы иметь контроль над slew rate - tda1541 не любит резких фронтов. Реклок - на основе D-триггера счетверенного, с обычным и инверсным выходами. Оба выхода намереваюсь нагрузить одинаково, дабы уменьшить ground bounce из-за переключений.
Проблема - в клоке. Его хочется, с одной стороны - поставить в притык к реклоку - а значит на плату ЦАПы. С другой стороны - клок - самый злостный сигнал во всей конструкции, и дабы его передать на другие платы - его прийдется еще и буфферизировать. Что порождает лишние помехи на плате ЦАПы.
Убрать клок в сторону (урон джиттеру), либо оставить на плате (урон ввиде помех)? Ыыыы....
Без проблем могу поставить SMA коннекторы дабы согласовать линии передачь клока. Но клок в сантиметре от реклока - против клока в 5-10см от реклока, через лишние соединения...

Что делать, товарищи?

Все синхронно, с обратной синхрой в компьютер. Клоки i2s буду делать сам.

[Wired]

думается мне, вред от наводок будет куда больше, влияния джиттера.

[dortonyan]

На счет джиттера конечно особо заморачиваться не стоит, но тут вопрос что излучает больше: сам генератор у потребителя, или линия передачи клока до потребителя на расстояние 5..10см.

Реклок обязанн быть на плате ЦАПы

А будет ли смысл в таком реклоке, если тактовый сигнал будет приходить с другого модуля?
Думаю если у реклока будут делаться плавные фронты, то его даже желательно вынести на внешний модуль (вместе с генератором и аттенюаторами), т.к. шлейф с данными после аттенюатора будет фонить меньше, чем - до...

[s3tup]

Wired,
О, спасибо!
Если обеспечить идеальность формы клока до реклока - благодаря SMA коннекторам и кошерному согласованиему, то, в принципе, по земле ЦАПы ползти почти ничего не будет. Переключения Д-триггера взаимоисключатся, возвратные токи от I2S/CLK потекут (надеюсь) обратно в их истоник. Меж землей ЦАПы и реклоком будут бегать лишь возвратные токи от приглушенного и прилизанного по rise time I2S. И максимум - на частоте битклока.
Заодно, в будущем, можно будет клоки сделать переключающимися на несколько частот, не затрагивая плату ЦАПы.

dortonyan,
Клок у цапы - спустится через ЦФ до SPDIF передатчика, и отправится в источник (компьютер). Благодаря этому - все будет синхронно, по клоку ЦАПы. Компьютеру прийдется подстраиваться, но это уже его личные проблемы

Длинну проводка клока сократить никак не удастся - он должен пройти между цапом, цф и спдиф. Как их не распологай... Хотя можно изначально организовать входы/выходы клоков на платах для уменьшения длинны. Да, нужно. Попробовать хотя-бы

Если ставить клок у цапы - наводки по воздуху почти те-же, ибо длинна проводка та-же - затрагивает все модули. Но получается и непосредственная связь через землю, что куда хуже... Хотя с другой стороны чем земли лучше соединены, тем меньше наводок, ибо они будут "на одной волне", а не болтаться в воздухе один относительно другого.

[dortonyan]

Длинну проводка клока сократить никак не удастся - он должен пройти между цапом, цф и спдиф.

Я имел ввиду такое: клок, реклок и аттенюаторы расположить на плате с ЦФ, а далее шлейфом подавать данные на плату ЦАП, если модульно делаете.
На плате с ЦФ можно и SPDIF рессивер расположить, тогда думаю линию клока можно сделать максимально короткой.

[Сухоруков Сергей]

Убрать клок в сторону (урон джиттеру)

Почему же должен возрасти джиттер? Пассивные цепи (в том числе линии передачи) его не увеличивают. Думаю, лучше будет генератор сделать на отдельной плате и подальше от других блоков. Боитесь наводок на клок - заэкранируйте линии передачи.

[---Sergey---]

Подскажите кто-нибудь, как подружить между собой AD1896 + AD1955 ? Конфигурирование аппаратно, без SPI.

[Dimon8956]

Всех Приветствую !!!
Товарищи, подскажите, какая связка будет лучше звучать:
1. WM8805 -> AD1853
2. PCM2706-> ADUM1100 -> WM8805 -> AD1896 (+Gen 33.8688) -> AD1853