ЦАП на PCM63 от SergioT

[aleck]

Примерно в ноябре прошлого года я обратился к Сергею, ака SergioT, за помощью в приобретенье всем известной ИМС ЦАП PCM63, слыша много хороших отзывов о ней, очень хотелось иметь ЦАП на данной имс. Т.к. до этого ее слушать не приходилось, имел ЦАП только AD. В процессе обсуждения с ним схемы для реализации проекта, Сергей предложил мне полное его решение в виде КИТа, с моими пожеланиями конечно. ТЗ выглядела так;
1. Вход SPDIF/I2S, выбор перемычкой.
2. Выхлоп отсутствует, т.к. собирался использовать ламповый выхлоп.
3. Схема должна содержать все последние достижения в области ЦАПостроения.

И вот на прошлой неделе я получил долгожданный КИТ. На сборку ушло пару дней, так как был ограничен во времени, его легко можно собрать за один. Первое включение ….
Даже на не прогретом ЦАП выдал такой звук!! Особенно вокал, скрипка, да и во всем диапазоне он был на высоте.
На фото устройства с выхлопом Назара (отдельное спасибо ему за схему), ламповый еще не сделал. Но над этим тружусь интенсивно. Интересно послушать отличие лампы и микрух в выхлопе.

Если кому интересно, отчет добавлю.

[сергей дроздов]

Нет.
Критерий - строчка в датащите, где указано, что I2S выход может работать не только мастером, но и слейвом.

WM8804/5, нынешние AK - вполне способны. Но конечно нужно их в этот режим принудительно переводить (обычно этим занят специально запрограмированый микроконтроллер)

Работа слейвом полноценнее внешнего реклока и делает его ненужным.

Да нет в Кемерово нормальных самоделок -ЦАП(DAC) за редким исключением

[ViktKors]

Виктор, а навскидку, назовите, пожалуйста.
Работающих в master/slave не бывает?

WM8804/5, вот сходу AK4118:

Обратите внимание на направление клоков в красных овалах.
Еще какие-то от АК.

На самом деле, если ПЛЛ достаточно низкочастотна (что совершенно необходимо для нормального джитера), без буфера не обойтись никак. Т.е. он так или иначе уже есть на чипе, и откуда брать клок для считывания их этого буффера - неважно. По умолчанию эти клоки формируются из выходного мастерклока, но никто не мешает поставить возможность принимать этот клок снаружи.

Конечно, если есть рассогласование клоков по частоте, буфер начнет очень быстро опустошаться/переполняться. С другой стороны, это вообще-то штатный режим, и такие явления не приводят (не должны приводить) к совсем уж левым артефактам, происходит интерполяция, которую на реальной музыке заметить не каждому под силу.

[Alex]

В смысле?

В смысле у которых внутри есть буфер для подавления джиттера, и которые могут работать спдиф-приемником, с тактированием от ЦАПа и слейв-портом.

"работающий в слейве" - много их.

В режиме приемника? Или передатчика?

Их же емкость определяется (в пределах статистики) частотой среза PLL. Чем ниже частота среза, тем более емкий буфер нужен. В Вашем пределе бесконечно низкой частоты среза (ну или можно пересчитать, сколько там у Вас, несколько часов? - 0.0001 Гц?) и емкость нужна соответствующая.

У меня нет PLL, а буфер - 128К.

а в качество опорного генератора в приемнике

При приеме?

А если источник отдает СПДИФ поток с минимизированным НЧ джиттером (читать, источник кварцеван),

Источник может быть хоть сто раз кварцован, но приемник-то на ЦАП выдает клок своего ФАПЧа.

частота этого клока примерно в сто раз больше, чем частота одного семпла данных? То есть пока передаются данные в одном семпле мастерклок сто раз тактирует клок в компьютере, который выдает один семпл с данными

100 не бывает, частота мастерклока всегда кратна семплрейту с коэффициентом 512 или 1024, наиболее часто используется 512, ну еще во всяких древностях бывают 128/256/384/768, и битрейт тоже всегда кратен семплрейту, чаще всего с коэффициентом 64.

[ViktKors]

А как быть с тем, что при обратной синхронизации генератором ЦАПа клока в компьютерной карте все таки частота этого клока примерно в сто раз больше, чем частота одного семпла данных? То есть пока передаются данные в одном семпле мастерклок сто раз тактирует клок в компьютере, который выдает один семпл с данными. Ну неужели при таком обратном тактировании джиттер данных может быть таким большим? 100 раз - это же очень много, как мне кажется. Я всегда думал, что это даже избыточная точность.

Это все намного сложнее.

ЦАП отдает мастерклок. Карта в компе его принимает. Причем он уже с джиттером. Джиттер линии, джиттер приемников, сам чип-приемник на звуковой карте имеет джиттер.
Вот этот уже джиттерный клок тактирует выходной СПДИФ поток звуковой карты.

Т.е. карточка с обратной синхронизацией выдает сигнал худшего качества, чем в нормальном режиме, когда она тактируется от своего кварца, даже невысокого качества.

Этот уже джиттеренный поток прогоняется через линию и пару оптики приемник/передатчик, и в приемнике из этой совсем уж джиттерной информации восстанавливается мастерклок, да, конечно с джиттером.
Мастерклок восстанавливается всегда, независимо от того, слейве или мастере работает чип.
И вот этот джиттерный мастерклок и есть входной поток для записи в буфер.

Затем мастерклок чистится от джиттера до состояния, когда в нем уже нет ВЧ компонент и артефактов джиттера данных, а остаются только плавные колебания частоты. Из этого клока формируеются остальные клоки, которые и являются выходными клоками в мастере для считывания из буфера.

Если выход в слейве, этот очищенный клок не используется, а вместо него берут внешний образцовый клок.

При этом на самом чипе есть и опорный клок, и шумный первичный восстановленный мастерклок, и очищенный клок, и (в слейве) образцовый клок. Ну и данные. Как это все взаимодействует, куда летит и как влияет на звук - отдельная тема.

[сергей дроздов]

Насколько нужно быть глухими .чтобы слушать этот " древний хлам с помойки"..... https://www.youtube.com/watch?v=QqtaK_N37vI

[ViktKors]

В смысле у которых внутри есть буфер для подавления джиттера, и которые могут работать спдиф-приемником, с тактированием от ЦАПа и слейв-портом.

WM8804/5 - точно. По AK у меня нет 100% данных наличия буфера, слухи про это ходили, но это не так важно, важно, что при их степени подавления джиттера, он должен там быть.
Может у Вас есть возможность это выяснить. Но вообще говоря, это рядовая типичная деталь, о которой никто не станет писать в датащитах. Вопрос только в их емкости, обычно там совсем немного.

В режиме приемника? Или передатчика?

Речь именно про режим приемника. Опять-же датащит на AK4418, см. реализацию моно-режима - синхронизация двух чипов по выходу

У меня нет PLL, а буфер - 128К.

Это понятно, но когда буфер выберется, нужно или "включать ПЛЛ" (которой нет) или делать что-то еще.
Это очень грубо эквивалентно тому, что случится, если применить эдакую супернизкочастотную ПЛЛ.

Источник может быть хоть сто раз кварцован, но приемник-то на ЦАП выдает клок своего ФАПЧа.

Конечно. И выходной клок следует за входным на частотах ниже частоты среза этой ФАПЧ. Соответственно, если входной поток имеет экстремально низкий низкочастотный джиттер (что и будет в случае кварца, у которого там только очень умеренный фазовый шум, да плавание частоты), то и выходной поток после ФАПЧ будет иметь соответственное качество на малых отстройках (да, конечно, плюс НЧ ФШ самой ПЛЛ, который все и перекроет).
Естественно, лучше исходного оно не станет, но вопрос, насколько это нужно.
И в любом случае это уже не вопрос СПДИФ.

[momitko]

Если выход в слейве, этот очищенный клок не используется, а вместо него берут внешний образцовый клок.

А если не в слейве, то разве этот очищенный клок используется? Вот я смотрю на схему spdif to I2s конвертера от KNLL и вижу, что из DIR9001 выходят только данные, LRCK и битклок, а восстановленный мастерклок не используется и затем эти данные сразу передаются в мс SN74ABT273, где они предварительно реклочатся от мастерклока ЦАПа.

[Alex]

ЦАП отдает мастерклок. Карта в компе его принимает. Причем он уже с джиттером. Джиттер линии, джиттер приемников, сам чип-приемник на звуковой карте имеет джиттер.Вот этот уже джиттерный клок тактирует выходной СПДИФ поток звуковой карты.

Т.е. карточка с обратной синхронизацией выдает сигнал худшего качества, чем в нормальном режиме, когда она тактируется от своего кварца, даже невысокого качества.

Да, но если этот джиттер не превышает четверти периоди битклока, он ни на что не влияет.

[ViktKors]

А если не в слейве, то разве этот очищенный клок используется? Вот я смотрю на схему spdif to I2s конвертера от KNLL и вижу, что из DIR9001 выходят только данные, LRCK и битклок, а восстановленный мастерклок не используется и затем эти данные сразу передаются в мс SN74ABT273, где они предварительно реклочатся от мастерклока ЦАПа.

Этот восстановленный мастерклок используется для того, чтобы вывести данные и клоки из DIR9001. По сути получается, что данные и клоки приходят на реклок не "именно тогда когда нужно +/-погрешность", а в случайной да еще и нестабильной фазе относительно реклока. Ну реклок и "нарезает" клоки. Иногда вход попадает в нормальную фазу относительно реклока, иногда нет, тогда после реклока длительность тактовых импульсов оказывается на +/-N*период реклока длиннее/короче нужной - джиттер в чистом виде.

**
В идеале, данные и клоки должны меняться в момент посередине между тактами реклока. Тогда реклок сможет абсорбировать джиттер временное рассогласование до половины своего периода. Если это условие не выполнять (как в сабже, где данные выводятся практически в произвольный момент по восстановленному клоку) звук играет.
Вроде даже нормально. Но это не такой звук, как в нормальном случае, и всякие смены кабелей (как и многое другое) сказывается.

[momitko]

В Вашем случае целесообразно вообще выбросить реклок.

Насколько я понимаю, в данном ЦАПе реклок используется не для того, чтобы поправить джиттер данных которые идут с компьютера (эту функцию выполняет ЦФ), а для того, чтобы поправить джиттер, вносимый ЦФ и развязкой adum, через которую проходят три и2с сигнала после выхода с ЦФ на мс ЦАП PCM-63. Его то зачем выкидывать? У него тут другая функция.
Под выбрасыванием реклока вы наверное имеете в виду желательность убрать первый реклок в spdif to i2s конвертере, а не реклок в самом ЦАПе. Теперь я начинаю понимать, почему иногда я встречал мнение о том, что такой реклок в конвертере не нужен.

[ViktKors]

Да, но если этот джиттер не превышает четверти периоди битклока, он ни на что не влияет.

Не влияет если его что-то подавит. Но как уже указывалось, на НЧ там будет уже на ФШ кварца, а более интенсивный ФШ ПЛЛ этого приемника.
Соответственно, все определяется тем, насколько критичен для приемника (и того, что после него - реклока в обсуждаемом случае) более высокий ФШ на НЧ.

---------- Сообщение добавлено 15:42 ---------- Предыдущее сообщение было 15:39 ----------

Насколько я понимаю, в данном ЦАПе реклок используется не для того, чтобы поправить джиттер данных которые идут с компьютера (эту функцию выполняет ЦФ), а ..

Речь не про реклок в ЦАПе, а про реклок в Вашем конвертере.
Про реклок между DIR9001 и ЦФ. Именно для его работы важна возможность перевода приемника в слейв.

[momitko]

Про реклок между DIR9001 и ЦФ. Именно для его работы важна возможность перевода приемника в слейв.

А если эту микросхему SN74ABT273 отключить, точнее сделать перемычки таким образом, чтобы данные через нее не проходили, то конвертер же должен работать?

[EDDiE]

Momitko, DIR9001 имеет плохие параметры по джиттеру

[сергей дроздов]

Momitko, DIR9001 имеет плохие параметры по джиттеру

Ну нравится кому тот старый гов..но звук

[Alex]

Не влияет если его что-то подавит.

Его подавит защелкивание в регистр в ЦАПе, или в данном случае - в регистре.

Но как уже указывалось, на НЧ там будет уже на ФШ кварца, а более интенсивный ФШ ПЛЛ этого приемника.

ФШ и ПЛЛ приемника, в этом случае, ни на что не влияют.

[ViktKors]

А если эту микросхему SN74ABT273 отключить, точнее сделать перемычки таким образом, чтобы данные через нее не проходили, то конвертер же должен работать?

Да, R6/7/8 отключить от реклока и кинуть прямо на R20/21/22.
Обязательно проследить, чтобы jitter-Free режим был активирован в ЦФ.

Кстати, а зачем в конвертере на выходную колодку выводится восстановленный СПДИФ мастерклок (контакт #7)?

---------- Сообщение добавлено 16:15 ---------- Предыдущее сообщение было 16:07 ----------

Его подавит защелкивание в регистр в ЦАПе, или в данном случае - в регистре.
ФШ и ПЛЛ приемника, в этом случае, ни на что не влияют.

"В этом" - в каком? В случае обратной синхры? - Конечно.
При условии, что она нормально работает.

А нормально она работает, если все действиетльно синхронно, и временная погрешность меньше допустимой.
"Допустимой" - это в хорошем случае те самые пол-периода реклока. Но именно в "хорошем" случае, когда есть хоть какая-то уверенность, что клоки с ЦАП сменятся в нужный момент примерно посредине импульса реклока.
А если этой уверенности нет, а есть произвольная фаза, "допустимая погрешность" будет стремиться к нулю (соответственно повышая критичность ко всему тракту).
Что означает, что критичный для параллельников вордклок будет иметь произвольный джиттер.

[сергей дроздов]

Давайте..пишите ЕЩО...лет десять .. еще посмеемся ЛУЧШАЯ ЛАМПОВАЯ САМОДЕЛКА С DAC в 2019г сделана в г.Кемерово.)только делал ее не мобутко https://www.youtube.com/watch?v=XjTC07MqsyE а обычный шахтер ..пенсионер

[Dieselboy]

Для этого и делается пересинхронизация от генератора возле ЦАП, въезжайте в тему, наконец.

Величины задержек пересинхронизкатора и каналов пересинхронизации и передачи данных разнятся и, наверное, очень сильно, вот я о чём; так что как там не пересинхронизируй, что-то да не то получится, там же не буфер данных стоит, а какая-то защёлка. Могу и ошибаться.

[Оллема]

Если бы я озаботился этим, подключил бы два канала осциллографа и оценил бы разбег фронтов. Если ошибка более четверти периода, то надо беспокоиться.

[сергей дроздов]

Если бы я озаботился этим, подключил бы два канала осциллографа и оценил бы разбег фронтов. Если ошибка более четверти периода, то надо беспокоиться.

Да "застрелиться" уже давным давно надо