Смотрю я на схему ...... и ничего не понимаю.

[Wladimir_TS]

Вот схема некоторого узла.



И есть у меня некоторые сомнения в том что он работает, а так-же сомнения в том что-же он всё-таки делает.

Вход идет с одного из выходов ПЗУ, адреса ПЗУ перебираются счетчиком, тактируемым тем-же сигналом в 1 МГц

Этот сигнал инкреметирует счетчик адреса некоторого буфера ОЗУ (по фронту) и запись в ОЗУ (по спаду), а выходной сигнал разрешает выдачу на вход линии данных ОЗУ целевой информации.

[Ka4aN]

Я подзабыл, д-триггер по входу -R сбрасывается по перепаду (по аналогии с С), или по наличию на нем нуля?

[Серый Мыш]

асинхронно, статически : R=0 Q=0, S=0 Q=1
R=S=0 => Q=??? сам не знаю


Никогда б не подумал

[Ka4aN]

Тогда второй триггер всегда 0...
Вроде.
Я не настоящий сварщик, я в экселе сэмулировал...

[Wladimir_TS]

Если что на входах /S триггеров "1". В том-то и дело, что вроде как оба триггера постоянно сбрасываются.

[Serge_L]

Там где входы S???
Там два делителя на два, переключаются инверсно одним тактовым (как и написано в описании)
Сбрасываются в ноль одним сигналом
Тактовым все это просто пересинхронизируется

[Серый Мыш]

Там где входы S???

Ну взглянул чуть поширше... Вопрос то общего типа был.

[VladimirV]

Wladimir_TS,
Чтобы понять,как работает узел нужны характеристики входных сигналов.
"1"- это постоянная единичка?
"Вход" - это выход ПЗУ, счетчик адреса ПЗУ тактируется этим же 1 МГц - но каким фронтом?
1 МГц - меандр со скважностью 2?
Когда будут ответы - тока тогда и можно разобрать как схема работает по тактам.
И для чего она так сделана.

[deemon]

Не , ну так-то эта схема похожа на какую-то задержку , то есть после сброса на выходах триггеров будут нули , потом , после первого же перепада тактового сигнала - один поднимется в 1 , после следующего - другой , и тогда на выходе логического элемента 2И-НЕ появится ноль ( задержанный относительно сброса ) , ну а потом , наверно , сброс это всё снова сбросит и всё повторится снова ...

[Delta213]

Я такие вещи, если есть сомнения, проверяю в микрокапе, или протеусе.

[Серый Мыш]

У меня в симуляторе схема не заработала - Reset фактически глушит триггера.
Без Reset - есть 1 на входе - на выход проходят импульсы тактовой деленные на 2 длиной полпериода тактовой
Но поскольку тайминги входа не ясны, то и анализ неточный.

---------- Сообщение добавлено 10:02 ---------- Предыдущее сообщение было 09:39 ----------

deemon, Всё бы ничего, но один триггер "вращается" по фронту, другой по спаду, но одновременно приходит reset - тут нв выход придет только мусор от задержки срабатывания логики.

[Wladimir_TS]

Чтобы понять,как работает узел нужны характеристики входных сигналов.
"1"- это постоянная единичка?

Да. Именно "глухой лог. "1" - но есть подозрения, что тут и кроется ошибка и сюда должен приходить некий "осмысленный сигнал"

"Вход" - это выход ПЗУ, счетчик адреса ПЗУ тактируется этим же 1 МГц - но каким фронтом?

Хороший вопрос - там больно счетчик "хитрый" на JK триггерах. Но вроде как по спаду выходит.

Каждый выход ПЗУ стробируется сигналом в 1МГц через элемент 2И-НЕ

1 МГц - меандр со скважностью 2?

Вроде как да. Формируется из синусоидального сигнала.

И для чего она так сделана.

Вот мне не очень понятно - вообще схемотехника узла наводит на мысль о множественности "доработок" и "костылей".

[4321]

Дочь на лабах пользуется Квартус.
Там набор прог для плис.
Есть и для сбора логических схем с проверкой работоспособности.
Задаёшь входные сигналы прога показывает что на выходе.

[deemon]

deemon, Всё бы ничего, но один триггер "вращается" по фронту, другой по спаду, но одновременно приходит reset - тут нв выход придет только мусор от задержки срабатывания логики.

Так и что с того ? Если после Reset придёт сначала например спад тактового сигнала , то из 0 в 1 переключится один триггер , потом по фронту - соответственно другой , вот тут и может появиться сигнал на выходе , то есть 0 на выходе логического элемента . Другое дело , что если , как нарисовано на схеме , на верхнем входе схемы постоянно 1 - то там просто после сброса никак не успеют пройти 2 перепада , так как сброс будет занимать половину периода ... отсюда можно сделать вывод , что в реальной схеме там не должна быть всегда лог.единица .

Ну а то , что выглядит всё это "кривовато" - так для нашей , отечественной техники - это "дело житейское" ... ещё и не такое приходилось видеть Я уже приводил как-то пример , что в одном довольно известном приборе ( АЧХ-метр Х1-50 ) на входы триггеров ТМ2 подавали лог.1 прямо от шины +5 , без обязательного в таком случае 1 ком резистора ... ну что поделать - такие вот разработчики были в "стране рабочих и крестьян" , или как говорил один политический деятель , правда про писателей - "других писателей у меня для вас нет" (с)

[Wladimir_TS]

Проанализировав схему далее понял, что то, что является Лог. "1" это некий сигнал - только вот откуда он идет. Отрисовал диаграмму выходных сигналов системы счетчик -ПЗУ на основе информации о прошивке - полный бред. Схема реально неработоспособная. Явно где-то в 1987 годы был вредитель (ФИО скрыто) внесший в схему несколько ошибок. Причем чертеж ПП схеме соответствует. То-то она не работает нефига.

[deemon]

Мдаа , тут похоже случай тяжёлый и запущенный Тут уже надо анализировать всю схему , да притом неплохо бы знать , ЧТО схема должна делать , хе-хе . Ещё один важный момент - надо же знать , работала ли она когда-то раньше , или сразу такой мёртвой родилась ... честно говоря , за всю жизнь на этой территории я видел всякое

[AudioKiller]

Симуляторы не помогут. Они не учитывают гонок импульсов. Там вполне могут быть "иголки", нарушающие работу. ИМХО схема очень замороченная. Извините, проанализировать не могу - мозги вообще отказали.

[VladimirV]

Вот мне не очень понятно - вообще схемотехника узла наводит на мысль о множественности "доработок" и "костылей".

Смотрите: когда на тактовой вылезает единичка - на выходе схемы нолик. Вне зависимости от остального. Когда на тактовой нолик - на счетные входа триггеров тоже ничего не проходит.Т.е. "глухая единичка" блокирует узел. Но если она снимается, то схема ничинает работать.
Работает она так: при выходе ПЗУ в нолик - ничего не меняется. При выходе ПЗУ единички - по переднему фронту тактовой на выходе схемы устанавливается единичка и она стоит до следующей единички выхода ПЗУ. По спаду тактовой. Все нули выхода ПЗУ при этом игнорируются. То,что счетчик ПЗУ считает по спаду тактовой исключает соревнования по фронтам.
Появление "постоянной единички" прекращает этот процесс, но делает это корректно - только в момент единички на тактовой.
Для чего все это сделано, и почему надо было так наворачивать - надо смотреть всю схему.

[Wladimir_TS]

ЧТО схема должна делать , хе-хе

Специфический многоканальный измеритель длительности импульсов

работала ли она когда-то раньше

Есть большое предположение, что нет. Либо макет (не сохранился и не факт, что существовал) и имеющаяся в архиве схема мало кореллировали друг с другом.

Извините, проанализировать не могу - мозги вообще отказали.

Там явная ошибка. Тот сигнал, что обозначен "Лог. 1" - это не Лог "1" а некоторый иной сигнал. Кстати "прошивка" ПЗУ тоже имеет явные косяки как например перепутанные выходные биты 0 с 1ым 2 с 3им и т. д. "Автора" уже не спросить, много лет, как "в земле сырой". Решил я узел перепроектировать - заодно и от ПЗУ избавится вроде выходит , но +2 корпуса (но это все-равно в ПЛИС переноситься будет).

[deemon]

Есть большое предположение, что нет. Либо макет (не сохранился и не факт, что существовал) и имеющаяся в архиве схема мало кореллировали друг с другом.

А вот это кстати похоже на правду ... для всех этих "зеленоградов" оно самое обычное дело - когда под одним названием могут скрываться разные "модификации" , разные "переделки" и "костыли" Один макет может быть и довели как-то до "условно-рабочего" состояния , но переделки например не отразили в схеме , или при перерисовке "наколбасили"

Там явная ошибка. Тот сигнал, что обозначен "Лог. 1" - это не Лог "1" а некоторый иной сигнал. Кстати "прошивка" ПЗУ тоже имеет явные косяки как например перепутанные выходные биты 0 с 1ым 2 с 3им и т. д. "Автора" уже не спросить, много лет, как "в земле сырой". Решил я узел перепроектировать - заодно и от ПЗУ избавится вроде выходит , но +2 корпуса (но это все-равно в ПЛИС переноситься будет).

Ну блин , при таком "колхозном" уровне разработки - проще будет заново спроектировать Хотя я иногда развлекался тем , что брал какой-нибудь "рабоче-крестьянский" супер-девайс ( аналогов-нет ) и путём нещадной "резекции" , "кастрации" и "вивисекции" , гы-гы - доводил до рабочего состояния ( с помощью молотка , лома и пилы ) . На телевидении , помню , когда работал там в 80-е годы - некоторые блоки не поддавались нормальному ремонту , и тогда приходилось прибегать к "специальным методам" ... обычно , при такой "доводке" из платы исчезали до 30% деталей , лично мой рекорд - половина деталей с платы нафиг , после чего вместо постоянных глюков - совершенно безотказная работа блока ( это был блок синхронизации тактового сигнала блока вывода титров со строчными и кадровыми импульсами телецентра ) . Но для этого , вы же понимаете - нужна полная информация , а у вас там всё "секретно" же , а то вдруг внезапно враг о чём-то догадается ...