1. Это пока концепт! Поэтому схема во вложении - упрощенная.
2. Особенность усилителя - все транзисторы УНа находятся под следящим питанием со входа (транзистор Q6 и стабилитроны D2, D3), а все транзисторы ВК (кроме выходных ПТ) - под следящим напряжением с выхода (вольтдобавка С5, С6).
3. Глубина ОС малой петли ОС (в выходном каскаде) = 46 дБ до частоты в 100 кГц, частота среза по - 3 дБ для ВК примерно 15 МГц.
4. Общая ОС - последовательная двухполюсная, частота среза с замкнутой ОС примерно 2 ... 3 мГц.
5. Х1 - регулятор громкости , 2 входа (открытый напрямик и закрытый через С1).
6. На схеме показано примерное распределение токов \ напряжений. Величины токов покоя (и корректирующих емкостей) выбраны так, чтобы скорость нарастания ВК (с двумя парами ПТ) была примерно 50 В\мкс, а скорость нарастания УНа - 30 В \ мкс.
7. Режимы по постоянному току задаются тремя ИТ: для входных транзисторов УНа Q5 (6 mА), для выхлопа УНа Q9 (8 mA), для предвыходных ВК Q10 (15 mA).
8. Усилитель не требует интегратора и отдельного питания для УНа.
9. Планируемая номинальная мощность (с двумя парами выходных ПТ 2 SK1058\2SJ162, ток покоя каждой пары 120 ... 150 мА) 70 Вт\ 8 Ом.
10. Предварительная симуляция в МС показала весьма высокую линейность: при номинальной мощности на частоте 1кГц уровень второй гармоники -140 дБ, третьей -150 дБ, остальные меньше -160 дБ.
Социальные закладки