ЦАП своими руками (пятая ветка)

[Kompros]

Очередной виток в Спирали

Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание
Третья ветка и ее окончание
Четвертая ветка и ее окончание

[s3tup]

WAGO симпатишные, но как-то слишком дороги, и для цифры не подходят. Вот за "цанговые" - в итоге их везде ставлю. Чуть что - можно на постоянку запаять каплей припоя.
Качество контакта легко определить воткнув лишь один пин на весь коннектор - если болтается/вываливается, то ффтопку.

Прекрасней таких цанговых - только из коннеторов армейских (круглые плаги). Там пины входят идеально, толстые, позолота и все такое
Только дорого, и фих найдешь.

[aal]

Djemshut, можешь дать название первых на английском?

[Wired]

aal, http://kosmodrom.ua/pdf/ZL210.pdf

[ostashv-evgeniyy]

s3tup,
Analog,
Спасибо!

[Барсук]

Здравствуйте !
Прошу у Вас консультации. Есть цель создать цап на основе AK4396, на основе схемы представленной в evaluation board manual. (Схема в конце мануала)

http://www.asahi-kasei.co.jp/akm/en/...6-sbw2-02e.pdf

В мануале описывается подключение собранной схемы к ПК посредством некоторого устройства, для задания параметров ЦАПу, вопросы :
1. Является ли эта операция обязательной ? (На некоторых подобных практических схемах даже интерфейса такого нет)
2. На схеме многие номиналы помечены как "open" или "short", как выбрать номиналы ?
3. Элемент Т1 µPC3533 отсутствует в продаже, каким аналогичным стабилизатором можно его заменить ?
4. Работоспособна ли эта схема вообще ?
5. Можно ли прикрутить USB и как ?

Благодарю Вас за ответы.

[dee-jan]

Подскажите, какой сигнал у PCM58 стоит реклочить? LE или все вместе?

[dortonyan]

Лучше - все вместе.

[Denisius]

dortonyan, есть мнение (вполне авторитетное) , что необходимо и исключительно достаточно реклочить только LE.
Кстати, ты мог бы в двух словах - зачем все?

[dortonyan]

В двух слова - чтобы не иметь гемора с разбежкой таймингов данных. А так, если используется формирование таймингов в CPLD, то конечно можно реклочить и один LE.

[Denisius]

Ты полагаешь можно всерьёз говорить о разбежке таймингов? Каких величин она должна достичь чтобы стать гемором?

[dortonyan]

Ты полагаешь можно всерьёз говорить о разбежке таймингов?

Да. В реклоке временной сдвиг неизбежен по определению.
Конечно может оно и не скажется, но это чисто технически некрасиво - абы как урезать тайминги. В общем, я бы без соотв. корректировки так не делал.

Каких величин она должна достичь чтобы стать гемором?

Таких, при которых первый клок с данными не запишется в ЦАП. А такое вполне возможно допустить, когда данные загружаются сразу после перепада LE, особенно в случаях, когда данные грузятся на предельных для цапа частотах.

[Denisius]

Да. В реклоке временной сдвиг неизбежен по определению.

Да, это верно.
Однако как полагаешь каковы его величины?
Верно и то, что вот такого

... при которых первый клок с данными не запишется в ЦАП. А такое вполне возможно допустить, когда данные загружаются сразу после перепада LE, особенно в случаях, когда данные грузятся на предельных для цапа частотах.

при тех временных сдвигах не произойдет и на предельных для цап частотах. Кстати каков должен быть временной сдвиг чтобы произошло описанное тобой?

[yan]

есть мнение (вполне авторитетное) , что необходимо и исключительно достаточно реклочить только LE.

Очень сомнительно.
BB/TI даташита в даташит повторяют практически слово в слово часть "Stopped Clock Operation", где пишут о том, что сигнал защёлкивается в регистре управляющем ключами не по фронту LE, а по битклоку. В даташите на pcm58 этот кусок текста тоже есть.

[Denisius]

If the clock input (P16,CLK) is stopped between data words, LE (P17) must remain low until after the first clock cycle of the next data word to insure proper DAC operation.
Таким образом именно LE.
Кстати в ДШ на PCM63 написано всё тоже, однако таблице "Timing Diagram" есть пункт (5) IOUT changes on negative going edge of Latch Enable (LE). отсутствующий в той же таблице на PCM58, PCM61, PCM56. Очевидно, что в ДШ на PCM63 он появился не от того, что это актуально только для этой м/с, а дабы внести полную ясность.
Так насколько должны "разбежаться" сигналы дабы иметь гимор?
И что нужно предпринять (какой частотой мастерклока реклочить сигнал (только) LE в синхронной системе), чтобы добиться такого случая как описал dortonyan?

[dortonyan]

при тех временных сдвигах не произойдет и на предельных для цап частотах. Кстати каков должен быть временной сдвиг чтобы произошло описанное тобой?

Точно не знаю, не шустрил документацию.
Но прикинем на глаз: частота битклока может быть всего вдвое ниже частоты передискретизации, а это означает, что сдвиг может достигать одного полупериода битклока.
По документации в некоторых ЦФ загрузка данных начинается сразу после сигнала, а это в свою очередь означает возможность ситуации, когда фронт LE совпадет с фронтом первого битклока со всеми вытикающими...

[Denisius]

dortonyan, ну давай возьмем современную инкарнацию любимого многими SM5803, а именно SM5843.
Клок 265 Fs от генератора имеющего джиттер, ну скажем 10 pc., реклок LE на флип-флопе 74AHCT1G79.
Как здесь создать описанное тобой?

[yan]

Так насколько должны "разбежаться" сигналы дабы иметь гимор?

Смотря какой фильтр.
У sm5842 после отрицательного фронта LE период молчания длится один период битклока.
У pmd100, после падения LE, выходы молчат два периода битклока.
У pcm1700 следующие данные начинаются сразу после падения LE.

То есть, после sm5842 и pmd100 можно реклочить только LE, работать будет.
Но если вы неверно понимаете логику работы интерфейса мультибитников BB/TI, реклок одного только LE не поможет вам уменьшить итоговый джиттер.

[Denisius]

Смотря какой фильтр.
У sm5842 после отрицательного фронта LE период молчания длится один период битклока.
У pmd100, после падения LE, выходы молчат два периода битклока.
У pcm1700 следующие данные начинаются сразу после падения LE.

То есть, после sm5842 и pmd100 можно реклочить только LE, работать будет.

Будет во всех случаях и при том без "траблов" и с низким "джо" и с меньшим уровнем помех от регистра пересинхронизации.

Но если вы неверно понимаете логику работы интерфейса мультибитников BB/TI, реклок одного только LE не поможет вам уменьшить итоговый джиттер.

Растолкуйте же скорее. Вы полагаете, что все мультибитники от BB/TI защелкиваются битклоком и этот сигнал является критичным с точки зрения джиттера?

[dortonyan]

Как здесь создать описанное тобой?

Не знаю, да и не интересно. Денис, я не говорю, что без обязательного реклока всех сигналов обойтись нельзя. Просто это далеко не всегда возможно.
Кстати придумал как это дело обойти: в некоторых ЦФ можно использовать сигнал DG вместо LE, тогда получается гарантированный сдвиг и отсутствие артефактов с одним триггером реклока. Но первоначально такая хитрость не подразумевалась.

[Denisius]

dortonyan, так дело ж не в можно-нельзя обойтись.
Дело в объективной достаточности и в очевидно меньших проблемах с точки зрения помех (благодаря значительно меньшим габаритам одного триггера, соответственно и "разводится" этот узел на ПП лучше).
Да, я про ДГ тоже подумал, но в новой версии SM5803, DF1700, а именно в SM5843 этот момент поправлен.