ЦАП своими руками (пятая ветка)

[Kompros]

Очередной виток в Спирали

Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание
Третья ветка и ее окончание
Четвертая ветка и ее окончание

[Alex]

Что ж туда поставить?

ISO7220, 7221 и т.п.

[Wired]

ISO7220, 7221 и т.п.

с индексом "М"

[Alex]

с индексом "М"

вот взял, и все тайны выдал

[mr-marlen]

Будет такое работать для карточек с обратной синхронизацией?
CS8420 в режиме Hardware 1. К платке планирую подцепить еще одну маленькую плату с ЦАП на CS4392, а может и другой. Цепляться будет с помощью разъемов PLS-10R; PBS-10R (как у Джулии).
Еще вопрос, если взять AD1955, то у неё по умолчанию 44,1-48кГц; Serial Data format=I2S; 24bit; 256fs?

[aal]

Еще вопрос, если взять AD1955, то у неё по умолчанию 44,1-48кГц; Serial Data format=I2S; 24bit; 256fs?

Да.

[s3tup]

Обратной синхры в моде 1 небудет, там АСРЦ включается.
Не знаю как с цитрусами, а вольфсон умеет обратную синхру делать, нужно генерировать для него все клоки (MCLK, BCLK, LRCLK) при помощи обычного счетчика.
В моем случае ДИРка была использована заместо генератора клоков, ибо счетчика под рукой небыло...

Но тогда возникает сэкс с
- Сеткой частот
- Работой без синхры

[mr-marlen]

Обратной синхры в моде 1 небудет, там АСРЦ включается.

Почему не будет? ASRC будет если я буду использовать RMCK, а не OMCK.
И зачем тогда возможность переводить Serial Output Port в Master или Slave?
Вот рисунок мода от производителя.
Про RMCK написано: Input section recovered master clock output. Will be at a frequency of 256x the input sample rate (Fsi)
Про OMCK написано: Output section master clock input. The frequency must be 256x the output sample rate (Fso).
По рисунку левая часть Clocked by Input Derived Clock. Правая часть Clocked by Output Clock.
Т.к. зв. карта будет синхронизироваться по SPDIF, то Derived Clock левой части будет совпадать с мастером.

[s3tup]

Судя по компетентному зарубежному форуму (diyhifi.org), сий цитрус - гадость. PLL хуже некуда, за ним стоит кривенький АСРЦ.
Особенно худо АСРЦ работают в режиме с близкими частотами на входе и выходе...

Конечно, если удасться запустить в обход АСРЦ, и с внешним тактированием - будет все ОК.
Только он слетает на шум на выходе иногда, если теряет синхру с входа.
И 96кгц через раз поддерживает.

Мой вариант извращенного тактирования - хардвар мод 4, резик в землю с DOUT (I2S Out в слэйв), I2S IN в мастер. С I2S IN на I2S Out бросаем BCLK, LRCLK - они будут генерироваться из нашего клока.
Заодно SPDIF Out тактируется от нашего клока и уходит в звуковушку.

НО. Нужно проверить в железе (макетка), ибо глюкен цитрус.

Получаем 4 нужных сигнальчика для цапы
- DOUT как есть (с резистором в землю)
- BCLK, LRCLK из I2S IN
- MCLK на прямую из гена

[mr-marlen]

Мой вариант извращенного тактирования - хардвар мод 4, резик в землю с DOUT (I2S Out в слэйв), I2S IN в мастер. С I2S IN на I2S Out бросаем BCLK, LRCLK - они будут генерироваться из нашего клока.
Заодно SPDIF Out тактируется от нашего клока и уходит в звуковушку.

НО. Нужно проверить в железе (макетка), ибо глюкен цитрус.

Получаем 4 нужных сигнальчика для цапы
- DOUT как есть (с резистором в землю)
- BCLK, LRCLK из I2S IN
- MCLK на прямую из гена

Что-то слишком сложно. Я не вижу разницы предложенного тобой и Hardware mode 1. Вся разница получится только в том, что будет передавать TX (полностью входящий поток или только синхру).
Если не прокатит, то проще взять DIR9001 и DIT4192 - уже есть проверенный вариант - модуль KNLL.
Возможно ошибаюсь, но как мне кажется можно обойтись одной CS8420, за исключением того, что будем ограничены одной частотой(в Hardware mode). Или у DIR9001 другой принцип работы?
Надо мне еще дорисовать деталек для пина FILT и брать утюг в руки, т.к. шансы вроде есть.

[EugenSu]

Народ, объясните пожалуйста на пальцах, зачем нужен ASRC. Например, AK4127. Какие есть положительные и отрицательные моменты?

[aal]

Народ, объясните пожалуйста на пальцах, зачем нужен ASRC

Уже н-лет многие борются с джиттером: он такой злобный, что возникает везде. Борются с джиттером именно мастер клока, с остальным - постольку-поскольку. Восстановленный мастер клок имеет большой джиттер. Чтоб его уменьшить рождаются системы с 2..3 ФАПЧ (PLL) последовательно, но и в этом случае не могут снизить его ниже 50пС (за редким исключением и на одной какой-либо выбранной частоте - например 44,1) По мнению многих форумчан джиттер должен составлять единицы пикосекунд. Спектр джиттера тоже имеет важность.

Что делать? Как снизить его настолько? Основной вариант ответов: расположить качественные генераторы мастер клока прям в ЦАПе, при соединении короткими проводами + грамотной разводке, - самый низкий из возможных уровень....

Но тогда система ЦАПа становится асинхронной по отношению к источнику сигнала: "ЧТО ДЕЛАТЬ!!!!"
варианта два:
1. отдать синхросигнал в источник. Но подавляющее кол-во существующих источников не имеют такой возможности. (Вот именно так сделана обратная синхронизация в spdif модуле KNLL и interstellar от Wired-а - требуется ЗК с такой возможностью.) (Фламенко и Танго принимают мастер клок напрямую и выдают I2S.)
2. передескредитизировать звуковой поток (специальная цифровая обработка сигнала) - вот это и есть ASRC. На ASRC подоют мастер клок с генератора ЦАПа, не синхронный входной поток, и на выходе получают синхронный выходной поток.

Сразу оговорюсь: ASRC не панацея, а не более чем компромисс - первый вариант более правильный, но и менее универсальный.

ASRC ещё применяют если приёмник не понимает входной формат - его приводят к одному из поддерживаемых.
Если выключить сам преобразователь, а оставить вх./вых. цепи, то некоторые ASRC можно использовать как конвертеры форматы I2S шины

Какие есть положительные и отрицательные моменты?

Звук становится лучше, но остаётся хуже честной обратной синхронизации. Как правило - это (ASRC) ещё и более дешёвое решение - можно обойтись одним высококачественным генератором и все приводить к 24/192 - что и делают в ряде агрегатов .

P.S. Был период, когда ASRC применяли в качестве ЦФ в ЦАПах. Для этого приводили всёж систему к синхронному варианту и использовали ту же ad1896 как 4х фильтр....

[Wired]

Был период, когда ASRC применяли в качестве ЦФ в ЦАПах

Кстати один из лучших вариантов по звуку, когда от АСРЦ не отказаться.

[Denisius]

Меня вот, только что, удивил SM5950 Passband ripple: ± 0.0001dB (для сравнения SRC4192 Passband ripple: ±0.007dB, а AD1896 ±0.016dB), т.е. почти как у настоящих DF. Только не достать его похоже.

[EugenSu]

Вопрос по корпусам для ЦАП. Гляжу на конструкции, и большинство засовывает свои ЦАП в цельные металлические ящики. На сколько оно оправдано? У меня есть корпус от старого видика. Само собой, он не весь в металле. На сколько это плохо?

[s3tup]

Меня вот, только что, удивил SM5950 Passband ripple: ± 0.0001dB (для сравнения SRC4192 Passband ripple: ±0.007dB, а AD1896 ±0.016dB), т.е. почти как у настоящих DF. Только не достать его похоже.

Дважды "неа":
- Internal data word length: 20 bits
- Output sample rate range: 30kHz to 50kHz

[Denisius]

s3tup, ну ограничение в 20 бит по входу это я бы пережил, а вот то, что это фактически даун семплер бодренько на автомате пересчитывающий 44 в 32 это косяк.
Возможно я, что то недопонял... s3tup помоги плз. разобраться эту штуковину можно принудить выдавать fsi 44,1 - fso 44,1 fsi 48 - fso 48 ?
Вроде понял, от клока на 20 (SCKO) ноге зависит, можно и 1:1
Н-н-н-да похоже чемодан без ручки.

[Left Radio]

По поводу джиттера, на что влияет и откуда берется при восстановлении клока в PLL вот полезная статья - Джиттер. Теория., а то мне кажется в ветке у некоторых есть некоторое недопонимание

И вопрос по CS8422, если взять восстановленный клок SPDIF и подать его на CS2100, как затем правильно раздать этот клок? То есть хотелось бы использовать CS8422 в slave режиме с этим клоком, или можно проще и/или лучше? После CS8422 предполагается не ЦАП а DSP и затем уже ЦАП-ы, и все это дело думаю объединить в один клоковый домен, только вот к полному пониманию как это лучше сделать пока не пришел

[viktor8m]

Решил спросить здесь, а не в теме о конденсаторах, о том, о чём уже сотни раз спорили и советовали, но мне надо практический опыт тех, кто наконец в железе собрал внешний ЦАП на конкретно PCM1792 или 1794 или 1796 или 1798, какие наиболее понравились электролиты (конкретные серии) в цифровом питании ЦАП и аналоговом питании ЦАП (просьба одновременно указать, какие использованы стабилизаторы), причём в аналоговом питании писиэмок есть три вывода питания, какие использованы для модуляторов и какие для общего (если конечно не одинаковой серии во всех троих). Буду очень благодарен за практические результаты (да и не только я).

[derrik]

Решил спросить здесь, а не в теме о конденсаторах, о том, о чём уже сотни раз спорили и советовали, но мне надо практический опыт тех, кто наконец в железе собрал внешний ЦАП на конкретно PCM1792 или 1794 или 1796 или 1798, какие наиболее понравились электролиты (конкретные серии) в цифровом питании ЦАП и аналоговом питании ЦАП (просьба одновременно указать, какие использованы стабилизаторы), причём в аналоговом питании писиэмок есть три вывода питания, какие использованы для модуляторов и какие для общего (если конечно не одинаковой серии во всех троих). Буду очень благодарен за практические результаты (да и не только я).

собрал себе простенький цап на 1794.В цифру ставил полимерные ничиконы PLS1C271MDO1 270 мкф 16 вольт- , в аналог- тоже ничиконы UKA1E332MHD , стабилизаторы все от техаса TPS7A4501
результатом доволен

[viktor8m]

собрал себе простенький цап на 1794.В цифру ставил полимерные ничиконы PLS1C271MDO1 270 мкф 16 вольт- , в аналог- тоже ничиконы UKA1E332MHD , стабилизаторы все от техаса TPS7A4501
результатом доволен

Большое спасибо, что отозвались, надеюсь, что ещё собиравшие поделятся для статистики. Насчёт аналога просьба уточнить, UKA1E332MHD (т.е. 3300мкФ) отдельно на каждый вывод аналогового питания или один на все три вывода (что-то много выходит)?