ЦАП своими руками (третья ветка)

[Kompros]

Продолжаем.

Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание

Полезности:
Схемы генераторов: application-notes.pdf

Ветка закрыта.
Продолжение здесь

[WValery]

ОК, спасибо всем, я понял!

[Vikt0r]

Посмотрел ещё раз, сервопроц древний CXD1167Q (в связке с CXA1081 и CXA1082), выдает в формате 64fs I2S MSB-first 16-bit (именно в таком формате принимает штатный ЦФ SM5840)

У вас есть даташит CXD1167Q? Можно и мне такой?

[Инквизитор]

Какой максимальный остаточный ток отсечки можно считать безопасным?

5-10мА. Но лучше отсекать намертво, по внешнему сбросу.

[WValery]

У вас есть даташит CXD1167Q? Можно и мне такой?

Сорри, даташита на CXD1167Q нет, не нашёл в сети...
Формат выходных данных вычислил косвенно - у меня есть сервисный мануал на мой проигрыватель (со схемой), после сервопроца там SM5840 - вот по её режиму входных данных и вычислил, ведь на неё даташит найти легко. К тому же в даташите написано:
"The SM5840 can read only 64fs I2S 2s-complement and msb-first format input data."
Вот у меня вопрос и отпал

Если нужно узнать выходные ноги сервопроца, то пожалуйста:
76 - BCK
78 - DATA
80 - LRCK

[WValery]

Я делал по следующей схеме. Регистр пересинхронизации (74ABT574), расположенный перед ЦАП, тактируется от генератора 33.8688 MHz. С этого же генератора тактовый сигнал через делитель частоты на 2 (74AC74) поступает на DF1704, и прямо от ЦФ на сервопроцессор. Очень важно оказалось соблюсти одинаковые длины проводников, передающих сигналы BCLK, LRCK и SDATA от сервопроцессора к ЦФ и MCLK обратно. Поначалу я заводил MCLK на сервопроцессор прямо с делителя частоты, но этот вариант оказался неработоспособным – музыку сопровождали постоянные трески и щелчки.

Хм... Всё же вернусь к вопросу о схеме реклока, извиняйте
Почему ты тактуешь регистр пересинхронизации от 33.8688 MHz? Ведь это может вызвать неустойчивую работу реклока из-за "гуляния" фронтов BCLK (192Fs) и WCLK (8Fs) с выхода фильтра - при накладывании на 768Fs эти "гуляния" могут оказаться больше периода MCLK. Может я чего-то не так понимаю? Может гуру Lynx или Dark Abbat немного прояснят момент? У них это очень убедительно получается. Плиз
Вообще не понятно зачем выбрали такую высокую частоту? Неужели 384Fs недостаточно? Тогда и делители никакие ненужны бы были - на транспорт такая же пошла бы. Объясни, плиз.

[Инквизитор]

Вот поэтому в правильных цапах и ведется борьба с дисперсией BCK посредством ПЛИС.

[WValery]

Вот поэтому в правильных цапах и ведется борьба с дисперсией BCK посредством ПЛИС.

Спасибо! Я так и подумал, что нужно как-то поток подготовить к реклоку...

А по второй части вопроса - почему бы не тактовать реклок от 384Fs? Ой чую, что нужно будет самому эксперименты проводить...

[yan]

почему бы не тактовать реклок от 384Fs?

Тактом 768fS можно реклочить как 192fS - это если wck = 24*bck,
так и 256fS если wck = 32*bck.

[ZugDuk]

Вот поэтому в правильных цапах и ведется борьба с дисперсией BCK посредством ПЛИС.

Или не реклочится битклок, т.к. нафиг не надо, а реклочится только LE.

[belka]

в правильных цапах и ведется борьба с дисперсией BCK

В правильных даках BCK ЦФ вообще не используется, дабы никакой борьбы не производить

[ZugDuk]

Аббат это наверное и имел в виду.
А вообще правильно объяснять все возможные варианты решений.

[WValery]

Тактом 768fS можно реклочить как 192fS - это если wck = 24*bck,
так и 256fS если wck = 32*bck.

Не понял... Какая связь?

ZugDuk:
И что такое LE?

[ZugDuk]

Latch Enabled - сигнал по которому загруженный в регистр сэмпл отправляется на преобразование.

[WValery]

В PCM1704 нет такого сигнала "Latch Enabled".

[Viking]

В PCM1704 нет такого сигнала "Latch Enabled".

Зато там есть LRCK. Но для этого чипа реклок вообще не нужен. Не заморачивайся.

[WValery]

Зато там есть LRCK. Но для этого чипа реклок вообще не нужен. Не заморачивайся.

Дык я тоже не собирался делать реклок, но увидил у LEXUS на таком же наборе микрух и начал выспрашивать зачем?

[Lynx]

Интересно, что есть такое уникальное и самотактирующееся в РСМ1704, что ему не требуется пересинхронизация?

[WValery]

Интересно, что есть такое уникальное и самотактирующееся в РСМ1704, что ему не требуется пересинхронизация?

Вероятно, тут имелось ввиду, что реклок без предварительной подготовки, например, ПЛИСкой только ухудшит ситуацию?

[Viking]

Интересно, что есть такое уникальное и самотактирующееся в РСМ1704, что ему не требуется пересинхронизация?

Пардон! Обздался.Смотрю написано РСМ1704, а я читаю 2704. Подумав, что это нечто из семейства РСМ2702(06, 07) - ДС ЮСБ приборы, я и сказал, что им реклок не поможет. Теперь же признаю свою ошибку. Недосмотрел.

[Lexus]

Почему ты тактуешь регистр пересинхронизации от 33.8688 MHz? Ведь это может вызвать неустойчивую работу реклока из-за "гуляния" фронтов BCLK (192Fs) и WCLK (8Fs) с выхода фильтра - при накладывании на 768Fs эти "гуляния" могут оказаться больше периода MCLK.

Тактирую потому, что есть хороший генератор Golledge на 33.8688 MHz. С DF1704E неустойчивая работа регистра пересинхронизации маловероятна – задержки/опережения выходных сигналов относительно друг друга не превышают +/- 5 nS при периоде тактового сигнала 30 nS. Если брать другой ЦФ, например SM5842/5847 или PMD100, то проблемы, действительно, могут возникнуть. Хотя я здесь же, в какой-то ветке, читал, что связка SM5842 + AD1862 с гальванической развязкой и с пересинхронизацией от 33.8688 MHz работают замечательно.