ЦАП своими руками (третья ветка)

[Kompros]

Продолжаем.

Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание

Полезности:
Схемы генераторов: application-notes.pdf

Ветка закрыта.
Продолжение здесь

[WValery]

Лучше конечно будет 2-ой вариант. Для решения проблем возможной совместимости можно поставить маленькую плиску, н-р EPM3032. Да и для начала неплохо бы изучить выходной формат данных сервопроца на вопрос совместимости с входным форматом ЦФ

Я не разбираюсь в ПЛИСках, поэтому и хотел пойти "простым путем" - использовать CS8240 для подготовки потока. К тому же хотелось, чтобы DF1704/PCM1704 работали с 24 битами, как и сказал Lexus.
Посмотрел ещё раз, сервопроц древний CXD1167Q (в связке с CXA1081 и CXA1082), выдает в формате 64fs I2S MSB-first 16-bit (именно в таком формате принимает штатный ЦФ SM5840), мастерклок на 16.9344МГц.
Немного побалуюсь с разным включением CS8420, чтобы просто въехать в тему, может потом откажусь от него

Тогда другой вопрос - если подключать ЦФ напрямую к выходу сервопроца, как это на практике? Просто через резисторы 50...100 ом вывести 3 провода (LRCIN, BCKIN, DIN)? Дополнительно интерфейс типа RS485 городить не нужно?

Добавлено через 34 минуты

...Разумеется, как выход ЦФ, так и вход ЦАП лучше включить в работу с цифровыми словами длиной 24 Bit.

Я правильно понял - на входе DF1704 может быть 16/44.1 кГц, а на его выходе 24/352.8 кГц? Какой частотой тактовать реклок/ЦАП - 16.9344 МГц?

[vd_two]

По поводу 8420- микруха наверно неудачная. Я с ней в свое время намучился, пока все Errata не опубликовали- там куча вариантов цепочки ФАПЧ, зависит от даты изготовления и хорошо, что не от фазы луны Опять же как ASRC звучит заметно хуже AD1896, проверял. Единственный вариант ее использования- это приемник СПДИФа, если нет в наличии другого. В Вашем случае будет лишним слабым звеном. Берите И2С с сервопрца через резисторы.

[Lexus]

К тому же хотелось, чтобы DF1704/PCM1704 работали с 24 битами

PCM1704 принимает цифровые слова длиной либо 20, либо 24 бит. Соответственно, ЦФ должен обеспечивать или одно, или другое. У DF1704 выход может быть сконфигурирован на выдачу 16, 18, 20 или 24 разрядных цифровых слов.

Посмотрел ещё раз, сервопроц древний CXD1167Q (в связке с CXA1081 и CXA1082), выдает в формате 64fs I2S MSB-first 16-bit (именно в таком формате принимает штатный ЦФ SM5840), мастерклок на 16.9344МГц.

DF1704 поддерживает входной формат 16 Bit I2S, так что проблем быть не должно.

Тогда другой вопрос - если подключать ЦФ напрямую к выходу сервопроца, как это на практике? Просто через резисторы 50...100 ом вывести 3 провода (LRCIN, BCKIN, DIN)? Дополнительно интерфейс типа RS485 городить не нужно?

Если линия передачи от сервопроцессора до ЦФ не длиннее 10 - 15 см, то, как правило, кроме резисторов ничего не требуется.

Какой частотой тактовать реклок/ЦАП - 16.9344 МГц?

Я делал по следующей схеме. Регистр пересинхронизации (74ABT574), расположенный перед ЦАП, тактируется от генератора 33.8688 MHz. С этого же генератора тактовый сигнал через делитель частоты на 2 (74AC74) поступает на DF1704, и прямо от ЦФ на сервопроцессор. Очень важно оказалось соблюсти одинаковые длины проводников, передающих сигналы BCLK, LRCK и SDATA от сервопроцессора к ЦФ и MCLK обратно. Поначалу я заводил MCLK на сервопроцессор прямо с делителя частоты, но этот вариант оказался неработоспособным – музыку сопровождали постоянные трески и щелчки.
Что Вы подразумеваете под "тактированием ЦАПа"? PCM1704 в отдельном тактовом сигнале не нуждается, все необходимое он получает от ЦФ.

Я правильно понял - на входе DF1704 может быть 16/44.1 кГц, а на его выходе 24/352.8 кГц?

Да, правильно. Fs увеличивается в 8 раз (восьмикратная интерполяция), поэтому на выходе ЦФ получается не 44.1, а 352.8 kHz. Разрядность цифровых данных также растет. В двух словах это сложно объяснить, но я попробую. Следствие интерполяции – это дополнительные отсчеты (в данном случае, к каждому отсчету добавляется еще 7), для которых аппроксимируются дополнительные значения мгновенных уровней сигнала. Поскольку вычисления происходят с высокой точностью (как правило, 32 бита), на выходе ЦФ разрядность цифровых данных соответствует его внутренней разрядности. Дальше все зависит от того, на какую длину цифровых слов сконфигурирован выход ЦФ - лишние разряды просто отбрасываются. Если что не правильно, гуру поправят.

[Eugene Balakin]

Если линия передачи от сервопроцессора до ЦФ не длиннее 10 - 15 см, то, как правило, кроме резисторов ничего не требуется.

Вот этого осетра можно раз в 8-10 увеличить - у меня на метре без каких либо проблем, по крайней мере попробовать стоит...

[aal]

2 Eugene Balakin
Но наверно плоским кабелем, с чередованием землёй? Или коаксиалом?

А то человек поверит, что ттл без спец мер можно хоть на километр передать....

[ZugDuk]

Зависит от фазы луны

[Audiomaniac]

А если HC244 на входе цапа стоит?

[Eugene Balakin]

Но наверно плоским кабелем, с чередованием землёй? Или коаксиалом?

У меня - экранированная витая пара кат. 5 - разъемы ДБ9

Зависит от фазы луны

Женя - я не астроном, у меня не зависит, все абсолютно стабильно, и при этом в жестком э.м. окружении.
Я ж не навязываю такой подход никому - ради Бога, но мне кажется, что прежде, чем воротить лвдс или рс485 - очень просто попробовать, делов-то...

Зы - у меня 1000 сообщений

[Audiomaniac]

Хочу вернуться к вопросу МЕХАНИЗМА выхода из строя мультибитников при неправильной очередности подачи питания. Так для себя и не уяснил,
к сожалению.
От чего оно дохнет-то? От перегрева или..?
Эта опасность есть только 1862 и ПСМ63 либо для всех? 1865 тоже
в группе риска?

[Eugene Balakin]

Все написано в даташит. Для 63-х никаких проблем не описано, для 1862 и 1865 - есть прямое китайское предупреждение -
–VL may not be more negative than –VS - т.е. отрицательное цифровое питание не должно быть негативнее отрицательного аналогового. Отсюда и плясать, в даташит на 1865 сказано несколько по другому - отрицательное аналоговое питание должно всегда быть самым отрицательным.
Где-то я читал, что по причине нарушения этого соотношения, например, были случаи выхода из строя ДАКов АудиоАлкеми на 1862 из-за потери контакта в разъеме внешнего источника питания.
Почему так? Я могу только предположить - ИМХО - скорее всего изоляторы в микрулях выполнены в виде обратносмещенных рп переходов,, соответсвенно если вдруг переполюсовать - наступает кирдык от перегрева.
На 1862 я ставил защиту в виде шоттки между аналоговым отриательным и цифровым отрицательным, на чем и остановился - добавление еще емкости прехода у уже существующей - мелочь, тем более, что через бусины этот шоттки подключал, а вот микрулю спасти если что - может. Запитано от разных трансформаторов - аналог и цифра, с разными постоянными времени - все ОК.

[Инквизитор]

Почему так? Я могу только предположить - ИМХО - скорее всего изоляторы в микрулях выполнены в виде обратносмещенных рп переходов,, соответсвенно если вдруг переполюсовать - наступает кирдык от перегрева.

Гуглить по "эффект защелкивания", "тиристорный эффект" "latch up", литературы навалом.

[Audiomaniac]

А оно если дохнет, то сразу напрочь или просто ухудшаются параметры/звучание, т.е. можно сходу не заметить?

[Инквизитор]

Вот еще
http://focus.ti.com/lit/an/slya014a/slya014a.pdf

Дохнет от перегрева, если реализовать отсечку в источнике питания, микруху можно спасти. Только при этом нужно реализовать либо полную отсечку по внешнему сбросу, либо не уменьшать отстаточный ток отсечки ниже тока удержания паразитной структры, иначе будут релаксационные колебания на паразитной структуре.

[vd_two]

Какой максимальный остаточный ток отсечки можно считать безопасным?

[ZugDuk]

А по моему нужно вспомнить о чем говорил ирландский монах-философ Оккам. А говорил он, что не стоит плодить сущностей сверх необходимого.

ЦАПов Lynx20 с AD1862 собрано уже целая свора и нигде не было подобных проблем. Главное фарадные емкости в аналог не лепить и включение всего ЦАП делать одним тумблером.

[vd_two]

Так там цифровая часть 1862 питается от параллельного стабилизатора и ток не может быть больше определенного значения где-то 50 мА, если не ошибаюсь.

[WValery]

Я делал по следующей схеме. Регистр пересинхронизации (74ABT574), расположенный перед ЦАП, тактируется от генератора 33.8688 MHz. С этого же генератора тактовый сигнал через делитель частоты на 2 (74AC74) поступает на DF1704, и прямо от ЦФ на сервопроцессор. Очень важно оказалось соблюсти одинаковые длины проводников, передающих сигналы BCLK, LRCK и SDATA от сервопроцессора к ЦФ и MCLK обратно. Поначалу я заводил MCLK на сервопроцессор прямо с делителя частоты, но этот вариант оказался неработоспособным – музыку сопровождали постоянные трески и щелчки.

Я не понял - зачем тактовать 74ABT574 от 33.8688MHz? Ведь тогда с такой же частотой сигналы со входов D появляются на его выходах Q? Или нет? А хорошо ли от этого ЦАПу?
И зачем тактовать ЦФ половинной частотой при этом? Разве на него (в твоём случае) не приходит четыре сигнала (DATA, LRCK, BCLK, SCLK) от приемника?

Что Вы подразумеваете под "тактированием ЦАПа"? PCM1704 в отдельном тактовом сигнале не нуждается, все необходимое он получает от ЦФ.

Под "тактированием ЦАПа" я подразумевал как раз частоту тактования регистра пересинхронизации. Руководствуясь даташитом на PCM1704 собирался тактовать от 24.576MHz:
"The maximum BCLK rate is specified as 25MHz. This is
derived from the 8X oversampling of the PCM1704. Given
a 96kHz sampling rate, an 8X oversampling input and a
32-bit frame length, we get:
96kHz • 8 • 32 = 24.576MHz"

Гуру, помогите разобраться, плиз.

Да, правильно. Fs увеличивается в 8 раз (восьмикратная интерполяция), поэтому на выходе ЦФ получается не 44.1, а 352.8 kHz. Разрядность цифровых данных также растет. В двух словах это сложно объяснить, но я попробую. Следствие интерполяции – это дополнительные отсчеты (в данном случае, к каждому отсчету добавляется еще 7), для которых аппроксимируются дополнительные значения мгновенных уровней сигнала. Поскольку вычисления происходят с высокой точностью (как правило, 32 бита), на выходе ЦФ разрядность цифровых данных соответствует его внутренней разрядности. Дальше все зависит от того, на какую длину цифровых слов сконфигурирован выход ЦФ - лишние разряды просто отбрасываются. Если что не правильно, гуру поправят.

С этим-то всё понятно - 8х передискретизация и интерполяция до 24 бит.
Просто я запутался с сигналами на входах ЦФ и ЦАП, но вроде понихоньку въезжаю

[ZugDuk]

Я не понял - зачем тактовать 74ABT574 от 33.8688MHz? Ведь тогда с такой же частотой сигналы со входов D появляются на его выходах Q?

Ну и что? Сигналы то какие на входе, такие и на выходе. А на входе они раньше времени никак не появятся.

Под "тактированием ЦАПа" я подразумевал как раз частоту тактования регистра пересинхронизации. Руководствуясь даташитом на PCM1704 собирался тактовать от 24.576MHz:
"The maximum BCLK rate is specified as 25MHz.

Пересинхронизация - это не ЦАП, а микрушка логическая. По этому что там максимума у ЦАП, не важно. (хотя это твое заблуждение как я понял, является следствием первого)

[WValery]

Ну и что? Сигналы то какие на входе, такие и на выходе. А на входе они раньше времени никак не появятся.

Пересинхронизация - это не ЦАП, а микрушка логическая. По этому что там максимума у ЦАП, не важно. (хотя это твое заблуждение как я понял, является следствием первого)

Наверное, я неправильно задал вопрос. Про логическую микрушку тоже понятно, я неточно выразился.
Получается асинхронный реклок? Вот не въезжаю я в принцип работы

[ZugDuk]

Принцип прост. Логические уровни на выходе регистра пересинхронизации (логической микрушки) считываются из входных и обновляются каждый раз, когда происходит фронт сигнала от тактового генератора. В твоем случае 33 МГц. По этому если на входе сигнал не меняется, то и на выходе он не изменится. Но когда он таки на входе изменится, то на выходе его изменение произойдет не сразу, а синхронно с фронтом тактового генератора.