Вопрос про AD1896???

[Шурик]

Хочу задать вопрос мэтрам сего форума про AD1896. Много вопросов. В общем, по моемому очень занятная штучка, есть простор, где развернуться. Привлекло в ней мультистандартность и и дешивизна по отношению к нормальным ЦФ. Да и отзывы вроде ничего… Планируется использовать с CS8412 и AD1851N-J. Сразу оговорюсь – нормальный ЦФ буду пробовать по позже,(как средства позволят на что нибудь порядочное раскошелится) так сказать для сравнения и роста. Поэтому разговоров на тему поставь то-то и не парься - не надо. Вообще данный ЦАП я рассматриваю как отправную точку в ЦАПостроении и достижение поставленной цели – качественный звук (не считая опыта 2 года назад с CS8412 + CS4390+OPA2604 – CS4390 однако гавнецо бюджетное, хотя звучал лучше чем мой мц AIWA, но так же как и DVD BBK купленный чуть позже ).

Теперь к вопросам, пробовал читать даташит на неё (переводил при помощи промта – по буржуйски не бельмес) ни хрена не понял :
1. Синхронность и асинхронность – в чем преимущества и недостатки?
Если я правильно понял то преобразование 44,1->96 есть асинхронный, а 44,1 - >88,2 –синхронный режим?
2. Про дискретизацию - 2х понятно, реализуемо просто, собственным кварцем при выходном порте в режиме мастер ( кстати искал кварц на частоту 22,5792 МГц –не нашел – есть ли такой в природе? Понятное дело, не под заказ), а вот с 4х не все понятно и не все просто – AD1896 может работать только слейвом и с внешним клоком – как это реализовать? Желательно не только на словах, но и рисунками, схемами.
3. Про джитер, этот вездесущий джитер – правда ли что она его давит, и при чем только в асинхронном режиме? Если использовать внешний клок (генератор) будет ли она давить джитер этого клока (Подразумевается использование простенького генератора)?
4. Как можно реализовать разделение цифрового потока на правый и левый для подачи на ЦАП? Хотелось бы узнать/увидеть несколько решений.
5. В качестве транспорта хочу попробовать использовать CD-ROM. Цифра по спдифу + обратная петля синхронизации. Какие подводные камни (нормального источника нет – только Audigy4 и BBK-916 древний )?
6. Хотелось бы несколько схемных решений увидеть в отношении AD1896, если кому не жаль. Только не на ПЛИС – мне до них еще как до луны пешком… Это уже высший пилотаж . (если только кто поделится прошивкой в чем сумнюваюсь )
Кстати, в чем преимущество ПЛИС?
7. Каковы общие в впечатления от AD1896?

ЗЫ: Прошу отнестись как к ученику, который пошел в первый класс.

[Gav]

Ясно, спасибо. Генератор выглядит как-то сурово и на первый раз я пожалуй обойдусь внутренним генератором AD1896. Кстати, какой у 100ЛП116 импортный аналог?
Остается только не понятным, как получить из мастерклока 4Fs и 256Fs. Вот тут схему постили (dac5__module_1.pdf) с двумя 74AC161 - так они делит MCLK в 4 и в 256 раз для BCK и LRCK (допер ессно не сам, а посмотрел микрокапом ) Трехкратный оверсемплинг получается (768/256=3), недобор. А как поделить MCLK=768Fs в 3 и в 192 раза, чтобы получить нужные 4Fs и 256Fs? Какая логика тут нужна и, главное, нет ли готовой схемы?

Посмотри даташит на Евалюшн боард для 1896,там это есть

[caleb1]

еще хорошо бы если кто уточнил

если эту 1896 загнать в слейв по входу и выходу при этом включить одинаковые стандарты входных и выходных данных отличающихся только по частоте,
что она выдаст если вход будет тактировацца 44100 а выход 96000 и при этом будет включен режим байпасс??? , без байпасса понятно что она пересчитает данные и выдаст результаты вычислений

Добавлено через 7 минут
извиняюсь за не совсем может быть корректный вопрос

попрошу не злицца , если уже может быть достали такие чайники как я уважаемых гуру, так как даташит как его не изучай а какая-то неясность всеравно остается, хочецца знать что именно так, а не иначе правильно

[aal]

Скорее всего, байпас доступен только в мастер режиме выходного порта. Почитай внимательно даташит.

[aal]

Я тут подумал, а нельзя ли её использовать как фифо при обратной синхронизации? Оба порта в слэйве...

[SashaNetrusov]

..... можно AD1896 с ТДА1541 в синхронном режиме 1к4 сопрячь?

[SashaNetrusov]

абсолютно максимальная тактовая частота 34 МГц

А в даташите 30МГц.
The maximum master
clock frequency at which the AD1896 is guaranteed to operate is
30 MHz. A frequency of 30 MHz is more than sufficient to
sample rate convert sampling frequencies of 192 kHz + 12%.
The minimum required frequency for the master clock generation
for the AD1896 depends upon the input and output sample
rates. The master clock has to be at least 138 times greater than
the maximum input or output sample rate.
?

[ZugDuk]

Да все это видят, пужаются, потом внимательней читают и успокаиваются

[vd_two]

Кроме даташита есть дока к evolution board. Клок там 33.хххх МГц.

[Grigori G.]

Страница 3 даташита, сноска внизу:

fMCLK of up to 34 MHz is possible under the following conditions: 0∞C < TA < 70∞C, 45/55 or better MCLK_I duty cycle.

[SashaNetrusov]

Как думаете, можно ли синхронный 4х кратный оверсемплинг от PCM2707 получить?
Если на выход подать 44.1*256, на мастерклок AD1896 44.1*612, на мастерклок PCM2707 44.1*272
?

[Grigori G.]

Синхронный так не получить.

Добавлено через 2 минуты
Требуется: 44100*4*138=24343200=24.3432МГц
Имеем: 44100*256=11.2896МГц мастерклок от РСМ2707

[SashaNetrusov]

PCM2707 получает 44.1 из кварца 12МГц. Полагаю с помощью коэффициента 272. Т.е. с небольшой погрешностью....
Если на неё подать 44.1*272=11995,5, то должон получиться синхронный режим......
?

[Grigori G.]

Синхронный режим можем получить если будем тактовать все от одного мастерклока. Но имеем две (даже три) проблемы.
- РСМ2707 не может получать мастерклок извне, она его генерит сама.
- 11.2896МГц (мастерклок от РСМ2707) не хватит для работы AD1896 на 4х (требуется мастерклок, превышающий входной/выходной сэмплинг рэйт минимум в 138 раз).
- AD1896 по даташиту не может выдавать на выходе мастером более 96кГц сэмплинг рэйт (хотя я реально запускал ее с выходом в мастере с примерно 3х оверсэмплингом, но это out of specs). Требуется выход в слэйве, тоесть все выходные сигналы кроме DATA надо формировать либо логикой либо плиской и подавать на слэйв-выход AD1896.

P.S. Я запускал AD1896 в связке с цапами AD1860N так: мастерклок генерился от гена 32МГц, вход слэйвом, выход мастером, выход 256fS. Получается асинхронный оверсэмплинг с кратностью: (32000000/256)/44100=125000/44100=2,83х
Хоть это и не вписывалось в документированные рамки, оно работало.

[SashaNetrusov]

Что то не совсем ясно из даташита на АД1896 по мастерклоку. Если с обоих сторон в слейве, то частота может быть любой, лиш бы коэффициент был больше 138 ?

[Grigori G.]

Да

[SashaNetrusov]

- РСМ2707 не может получать мастерклок извне, она его генерит сама.

Она делает его из кварца 12МГц. Если вместо кварца подать частоту в каких то соотношениях синхронную с мастерклоком АД1896, то можно, полагаю иметь на выходе PCM2707 синхронный И2С...
Можно вместо кварца у PCM поставить ГУН и синхронизироваться ФАПЧём по выходу И2С с частотой клока ЦАПа...

[Grigori G.]

Она делает его из кварца 12МГц. Если вместо кварца подать частоту в каких то соотношениях синхронную с мастерклоком АД1896, то можно, полагаю иметь на выходе PCM2707 синхронный И2С...
Можно вместо кварца у PCM поставить ГУН и синхронизироваться ФАПЧём по выходу И2С с частотой клока ЦАПа...

Мы не знаем, как 2707 генерит мастерклок. Более того, их (мастерклоков) получается три: 8.192МГц (для 32кГц), 11.2896МГц (для 44.1кГц), и 12.288МГц (для 48кГц). Как это все раскурить от внешнего клока я не представляю...

[SashaNetrusov]

НА АД1896 тоже можно ГУН подцепить и синхрить его от клока ЦАПа....

Добавлено через 3 минуты

Как это все раскурить от внешнего клока я не представляю...

Надо управлять ГУНом сигналом с фазового детектора по частоте битклока с выхода И2С. ФАПЧевать с ЦАПовым кварцем иными словами....

Добавлено через 1 минуту
На входе ЦАПа реклок придётся делать.....

[Grigori G.]

А не проще просто реализовать штатный асинхронный режим, ради которого AD1896 и создавалась?

[SashaNetrusov]

Так синхронный полагаю лучше будет. Никаких пропусков и добавочных семплов...