Turbo_man
Завсегдатай

Ты уже с полосами раздела определился? Примерно где планируешь? Меня что-то завлекла идея сделать самому цифровую часть на фпга-шке с внешней sdram. И ещё примерно какого порядка нужны задержки в полосах сч и вч? Пока ориентируюсь на ЧД 176 и 192кГц.

Вроде поборол там все болячки. Выкладываю для общества свой рабочий проект ФИФО на SDRAM 256Mb на базе контроллера с гитхаба. Может кому-то и пригодится. В папочке проекта есть и PLL-ка для сетки 48х. Я её тоже положил, но не задействовал для упрощения. Запуск чтения буфера задержан на 2 сек...

Согласен, тогда бы и режим burst=4 хорошо подошёл, но этот модуль sdram controller-а не поддерживает его. Т.е. адрес передается с каждой операцией записи-чтения. Нет автоинкремента адреса. ---------- Сообщение добавлено 20:28 ---------- Предыдущее сообщение было 20:21 ---------- Сейчас сделал...