Страница 2 из 2 Первая 1 2
Показано с 21 по 31 из 31

Тема:

  1. #1 Показать/скрыть первое сообщение.
    Новичок
    Автор темы
    Аватар для Кичай Данил
    Регистрация
    12.12.2016
    Сообщений
    10

    По умолчанию SPDIF приемник на логике с перспективой FPGA

    Доброго времени суток.
    Решил я освоить FPGA проектирование и выбрал себе задачу реализации SPDIF приемника с ФАПЧ, передискретизацией с оверсемплингом. Пока затык с рассчетом длинны буфера FiFo для передискретизации, что бы рассчитать его мне нужно знать максимальное отклонение фазового перехода сигнала SPDIF от фазового перехода идеального источника с той же частотой. Другими словами, на сколько нестабильна частота спдиф сигнала. Прошу помощи в этом вопросе...
    Последний раз редактировалось Кичай Данил; 14.12.2016 в 15:33. Причина: Неясно выразился

  2. Новичок
    Автор темы
    Аватар для Кичай Данил
    Регистрация
    12.12.2016
    Сообщений
    10

    По умолчанию Re: SPDIF приемник на логике с перспективой FPGA

    Цитата Сообщение от Alex Посмотреть сообщение
    r-2r - сильно ограничены в разрядности и точности.
    И тогда надо смотреть среди НЕаудио ЦАПов, правда, у таких как правило, есть проблема глитча.



    Это редко, в основном входу них сериальный, типа SPI, но имея FPGA, SPI из параллельного делается в два плевка


    А самому посмотреть?
    Самый дешевый - 18 баксов: http://www.digikey.com/products/en/i...0&pageSize=100
    Можно по подробнее про r-2r? Знаю о существовании pcm63 и ad1862, это вроде цапы высокого уровня, они же r-2r или я что то не понимаю?
    Последний раз редактировалось Кичай Данил; 20.12.2016 в 05:58.

  3. Начинающий Аватар для Alex
    Регистрация
    20.03.2003
    Адрес
    Worldwide
    Возраст
    56
    Сообщений
    26.374

    По умолчанию Re: SPDIF приемник на логике с перспективой FPGA

    Цитата Сообщение от Кичай Данил Посмотреть сообщение
    Знаю о существовании pcm63 и ad1862,
    Они давно не существуют.

    Цитата Сообщение от Кичай Данил Посмотреть сообщение
    это вроде цапы высокого уровня,
    Относительно высокого. Если слушать только 44/16 - сойдет. АД1862 получше.


    Цитата Сообщение от Кичай Данил Посмотреть сообщение
    они же r-2r
    Частично да.

    Еще учти, что в отличие от ДС-цапов, этим важен джиттер не только MCLK но и BCLK и WCLK.
    А мне пофиг!
    <>
    <-- http://altor1.narod.ru --> Вопросы - в личку, е-мейл, скайп.

  4. Завсегдатай Аватар для pyos
    Регистрация
    15.07.2006
    Возраст
    59
    Сообщений
    2.191

    По умолчанию Re: SPDIF приемник на логике с перспективой FPGA

    Цитата Сообщение от Alex Посмотреть сообщение
    Если слушать только 44/16 - сойдет.
    Я и 24/96 на 1862 слушал, вполне прилично.

  5. Начинающий Аватар для Alex
    Регистрация
    20.03.2003
    Адрес
    Worldwide
    Возраст
    56
    Сообщений
    26.374

    По умолчанию Re: SPDIF приемник на логике с перспективой FPGA

    Да, 1862 получше будет.
    А мне пофиг!
    <>
    <-- http://altor1.narod.ru --> Вопросы - в личку, е-мейл, скайп.

  6. Завсегдатай Аватар для pyos
    Регистрация
    15.07.2006
    Возраст
    59
    Сообщений
    2.191

    По умолчанию Re: SPDIF приемник на логике с перспективой FPGA


    Offтопик:
    Цитата Сообщение от Alex Посмотреть сообщение
    Еще учти, что в отличие от ДС-цапов, этим важен джиттер не только MCLK но и BCLK и WCLK.
    ЕМНИП мастерклок на них вообще не идёт, а для 1862 конкретно важен вордклок, т.к. команда на преобразование им и даётся. Про РСМ63 не помню, может ей и битклок важен.


  7. Начинающий Аватар для Alex
    Регистрация
    20.03.2003
    Адрес
    Worldwide
    Возраст
    56
    Сообщений
    26.374

    По умолчанию Re: SPDIF приемник на логике с перспективой FPGA

    Ну да, про битклок это я уже по инерции, главное им конечно вордклок.
    А мне пофиг!
    <>
    <-- http://altor1.narod.ru --> Вопросы - в личку, е-мейл, скайп.

  8. Новичок
    Автор темы
    Аватар для Кичай Данил
    Регистрация
    12.12.2016
    Сообщений
    10

    По умолчанию Re: SPDIF приемник на логике с перспективой FPGA

    Всем еще раз спасибо

  9. Частый гость Аватар для LexaryStyle
    Регистрация
    25.07.2006
    Адрес
    УФА
    Сообщений
    402

    По умолчанию Re: SPDIF приемник на логике с перспективой FPGA

    Задам вопрос тут да бы не плодить тем. Реально ли реализовать SPDIF на ПЛИС для скорости 384К? Либо подойдет то же ядро, что предлагается в открытых источниках типа "опенкорес"...

  10. Старый знакомый Аватар для maxssau
    Регистрация
    15.08.2015
    Адрес
    Самара
    Возраст
    34
    Сообщений
    523

    По умолчанию Re: SPDIF приемник на логике с перспективой FPGA

    Реально, только зачем? Длинный кабель?
    Евгений
    _______________________
    Не боги горшки обжигают.
    Идеи, проекты: http://promservice63.ru/audio/

  11. Завсегдатай Аватар для sia_2
    Регистрация
    18.07.2005
    Сообщений
    3.313

    По умолчанию Re: SPDIF приемник на логике с перспективой FPGA

    Реализовать нет проблем, только источников SPDIF на 352/384 по сути нет. Ибо нестандартно - стандартно только до 176/192.

  12. Завсегдатай Аватар для Turbo_man
    Регистрация
    06.04.2010
    Адрес
    Moscow
    Сообщений
    4.163

    По умолчанию Re: SPDIF приемник на логике с перспективой FPGA

    Так можно сделать пару передатчик-приёмник. И привесить к I2S-шине USB-микры типа XMOS. Но не уверен, что это нужно. Потом ФИФО и тп. Гимор.

Страница 2 из 2 Первая 1 2

Социальные закладки

Социальные закладки

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •