ЦАП и клоки MCLK, BCLK, LRCLK, SDATA

[bbest]

Речь идет о протоколах типа I2S, JL, RJ

• SDATA - это данные

• На стороне ЦАП-а есть две частоты. Первая внутренняя частота, другая внешняя. Задача с помощью делителей и функционала самого ЦАП-а настроить соответствие внутренней и внешних частот (обычно это делители 1, 1.5, 2, 3, 4)

• То же самое на стороне транспорта - нужно добиться соответствия внутренних частот процессора транспорта и внешней частоты.

• Ну и последняя задача - внешние частоты между ЦАП-ом и транспортом, по которым они общаются, должны быть равны.

• LRCLK - признак, - данные для левого или правого канала, по этому сигналу данные попадают в соответствующий регистр.

• BCLK - bit clock, синхронизация для SDATA. Это сигнал, по перепаду которого во входной регистр приемника записывается уровень на входе данных (см. теорию триггеров), т.е. если в момент изменения уровня битклока на входе приемника (sdata) был уровень 1, то в приемник запишется единица, если ноль - то ноль

• Звуковые частоты повышаются в связи с тем что процессоры их обрабатывающие работают на больших частотах (затем и нужны 128 fs, 256 fs, ..., 768 fs, где 1 fs =44.1 КГц, но может и равняться 48 КГц). Это называется oversampling: то когда реальное преобразование выполняется на более высокой скорости чем исходные данные; т.е. входной поток например 48 000 отсчетов в секунду, а ЦАП выполняет 384 000 преобразований в сек. Т.е. тут oversampling 8x.

добавлю описание с другого форума

Данные по S/PDIF передаются в двухканальном PCM. Если число каналов больше, то данные уже пойдут в сжатом формате из - за ограничений, накладываемых на стандарт шины. Естественно для этого требуются другие S/PDIF приемники, но так как нас интересует построение качественного стереоЦАПа, многоканальную тему опустим.
S/PDIF приемник получает данные с двумя каналами и на выходе формирует четыре сигнала: DOUT, LRCK, BCLK, MCLK.
DOUT - поочередно, данные левого и правого каналов
LRCK - определяет какой из каналов передается в данный момент на выходе DOUT (Fs)
BCLK - битклок (64Fs), тактовая частота, по сигналу которой каждый бит данных с линии DOUT загружается в следующую ИМС
MCLK - мастерклок (может быть 128Fs, 256Fs, 384Fs, 512Fs), используется для тактирования последующей ИМС
Цифровой фильтр формирует из поступивших сигналов DOUT, LRCK, BCLK и MCLK четыре сигнала DATA_L, DATA_R, BCLK и WCLK.
DATA_L - данные левого канала
DATA_R - данные правого канала
BCLK - битклок (32Fs), тактовая частота, по которой каждый бит данных последовательно загружается в регистр микросхемы ЦАП
WCLK - по этому сигналу микросхема ЦАП формирует на выходе ток из поступившего входного кода (8Fs)
Fs - частота дискретизации
Так как PCM1704 одноканальные, сигналы BCLK и WCLK будут являться для обоих микросхем общими, а DATA_L и DATA_R соответственно на ИМС левого и правого каналов

Кто что может добавить/поправить?

[JazMan]

LRCLK - признак, - данные для левого или правого канала, по этому сигналу данные попадают в соответствующий регистр.
BCLK - bit clock, синхронизация для SDATA. Частоты стандартные: 44100, 48000 и т.д.

[dortonyan]

bbest, смотрите даташиты на цапы, там эти протоколы подробно расписаны с картинками сигналов и таймингов.

[Alex]

Звуковые частоты повышаются в связи с тем что процессоры их обрабатывающие работают на больших частотах (затем и нужны 128 fs, 256 fs, ..., 768 fs)

Они (в смысле MCLK повышенной частоты) нужны вовсе не поэтому, а из-за оверсемлинга.
Некоторые ЦАПы работают без MCLK вообще.

Кто что может добавить/поправить и кто может объяснить зачем нужны BCLK, LRCLK.

А как бы без BCLK дашь знать ЦАПу, где младший бит а где старший?
А без LRCLK (или по другому он называется WCLK - Word Clock) - где какой канал?

P.S. Это для интерфейсов типа I2S, JL, RJ. Для других - смысл по крайней мере WCLK может быть несколько другой.

[bbest]

Поправил первое сообщение.

[Alex]

LRCLK - признак, - данные для левого или правого канала, по этому сигналу данные попадают в соответствующий регистр.

BCLK - bit clock, синхронизация для SDATA. Частоты стандартные: 44100, 48000 и т.д.

Нет, "стандартные частоты" - это у LRCLK (WCLK), а частота BCLK в 32-48-64 раз выше.

[bbest]

Нет, "стандартные частоты" - это у LRCLK (WCLK), а частота BCLK в 32-48-64 раз выше.

Ну из тех разделов что написаны - можете в виде пунктов FAQ-а что то добавить? На первую страницу помещу ответ. И что такое oversampling?

[Alex]

И что такое oversampling?

/то когда реальное преобразование выполняется на более высокой скорости чем исходные данные.
т.е. входной поток например 48 000 отсчетов в секунду, а ЦАП выполняет 384 000 преобразований в сек. Т.е. тут oversampling 8x.

P.S. Oversampling 8x не значит что каждый отсчет 48кгц сигнала надоподать на ЦАП 8 раз, на ЦАП подаются 8 разных отсчетов, т.е. между каждыми двумя соседними отсчетеми исходного потока данных вставляются дополнтельные отсчеты, которые специально рассчитываются по определенным алгортмам (интерполяция).

[dortonyan]

SDATA - это данные

Верно: SDATA - serial data - последовательные данные.

На стороне ЦАП-а есть две частоты. Первая внутренняя частота, другая внешняя. Задача с помощью делителей и функционала самого ЦАП-а настроить соответствие внутренней и внешних частот (обычно это делители 1, 1.5, 2, 3, 4)
То же самое на стороне транспорта - нужно добиться соответствия внутренних частот процессора транспорта и внешней частоты.
Ну и последняя задача - внешние частоты между ЦАП-ом и транспортом, по которым они общаются, должны быть равны.

А это что-то очень мутное и невразумительное.

LRCLK - признак, - данные для левого или правого канала, по этому сигналу данные попадают в соответствующий регистр.

Верно, это признак, но не обязательно для записи в другой регистр, все зависит от реализации.

BCLK - bit clock, синхронизация для SDATA. Частоты стандартные: 44100, 48000 и т.д.

Это не верно. Bit clok - это сигнал, по перепаду которого во входной регистр приемника записывается уровень на входе данных (см. теорию триггеров), т.е. если в момент изменения уровня битклока на входе приемника (sdata) был уровень 1, то в приемник запишется единица, если ноль - то ноль.
Частоты 44100 и 48000 ту не причем.

Звуковые частоты повышаются в связи с тем что процессоры их обрабатывающие работают на больших частотах

Это тоже не поддается голическому пониманию. Звуковая частота никогда не превышает 20 000 Гц.

bbest, видимо вы так и не посмотрели то, что я рекомендовал, выкладываю сам:


А вообще, судя по вашему посту, начните с какой-нибудь теории ЦАП, а так же с изучения электронных логических схем.

[bbest]

dortonyan, да мне без теории и фанатизма - просто хотелось прояснить ситуацию с клоками в ЦАПах и транспортах . На счет внутренних и внешних частот - это есть в свойствах самих DSP чипах: internal clock, external clock.

[Alex]

На счет внутренних и внешних частот - это есть в свойствах самих DSP чипах: internal clock, external clock.

Причем тут DSP чипы? В них мжет быть десяток-два разных частот как внутренних так и наружных.

да мне без теории

Это как?!

просто хотелось прояснить ситуацию с клоками в ЦАПах и транспортах

Задавай конкретные вопросы. если что-то еще непонятно.