Особенности ASRC AD1896

[ZugDuk]

Хотелось бы выяснить особенности работы этой микрухе не в качестве ЦФ в синхронном режиме, а в качестве джиттероподавителя бытовых аудиоинтерфейсов.
В каком режиме у нее наиболее качественный звук?
В 4x и максимальной битности?
Или 1x и 16 бит (как у входного сигнала) ?

[ZugDuk]

А конструктива тут и не будет. Гавно и все, потому что цирроз

А конкретно надо отслушивать то и другое. Т.е. долго, нудно макетировать, не накосячить при этом, потом слушать что лучше играет. Желательно не в жало, а людей, не знающих о чем речь, попреглашать. Сложно и долго для даера. Возможно кто из профессионалов занимался вопросом создания ASRC конвертора. Их мнение было бы интересно.

[Wired]

Почитал чего? Я чего-то конструктива не наблюдаю , может кто даст ссыли на отзывы работавших с ней?

та я тоже, но общий тон мне не понравился, реальньіх отзьівов я не нагуглил, что тоже как то неприятно...

Добавлено через 11 минут

А конструктива тут и не будет. Гавно и все, потому что цирроз

А конкретно надо отслушивать то и другое. Т.е. долго, нудно макетировать, не накосячить при этом, потом слушать что лучше играет. Желательно не в жало, а людей, не знающих о чем речь, попреглашать. Сложно и долго для даера.

вот, именно потому я и не взялся за него.
он еще и, кстати, подороже других, что тоже фактор

[nazar]

Wired кстати хорошая ссылка, чувак там один шарящий

[vd_two]

Допустим мне- хватило 8420, чтобы оценить все таланты циррусовских инженеров. В том числе множество вариантов цепочки фильтра ФАПЧ. Вот человек верно написал: " If the 8421 is anything like the 8420, they will produce 5 revisions, each with a mutually orthogonal fatal design flaw. Crystal/Cirrus has some nice designs on paper, but the translation to silicon needs work."

Wired, спасибо за ссылку.

[99999]

Извините, мужики.
Никто не знает или всем влом??

Подскажите, правильно ли я понимаю работу 1896.
Допустим имеем входной сигнал:
SCLK - 2,8224 МГц
SDATA - 2,8224 МГц (слово 64 бит)
LRCLK – 44,1 кГц

Для того, что бы получить ЦФ с кратностью 4 надо:
1. перевести 1896 в слэйв
2. подать на нее SCLK - 2,8224 х 4 = 11,2896 МГц и LRCLK – 44,1 х 4 = 176,4 кГц
3. SDATA будет выходить с частотой 11,2896, а фронты будут отставать от SCLK? На много?
4. Для того, чтобы сдвинуть правые данные на 32 бита берем четыре восьмиразрядных регистра и тактируем их SCLK. Но SDATA будут отставать от SCLK, поэтому SCLK надо сдвинуть во времени?


А если входное слово будет не 64 бита, а 48, то SCLK должно быть 2,1168 х 4 = 8,4672 МГц?

[SergioT]

[QUOTE]

Извините, мужики.
Никто не знает или всем влом??

Подскажите, правильно ли я понимаю работу 1896.
Допустим имеем входной сигнал:
SCLK - 2,8224 МГц
SDATA - 2,8224 МГц (слово 64 бит)
LRCLK – 44,1 кГц

Для того, что бы получить ЦФ с кратностью 4 надо:
1. перевести 1896 в слэйв

Оба порта

2. подать на нее SCLK - 2,8224 х 4 = 11,2896 МГц и LRCLK – 44,1 х 4 = 176,4 кГц

Да ( на выходные порты)

3. SDATA будет выходить с частотой 11,2896, а фронты будут отставать от SCLK? На много?

Хрен его знает, на столько на сколько нужно что бы нормально грузить (см. даташит)

4. Для того, чтобы сдвинуть правые данные на 32 бита берем четыре восьмиразрядных регистра и тактируем их SCLK. Но SDATA будут отставать от SCLK, поэтому SCLK надо сдвинуть во времени?

Они ж идут непрерывно что сдвигать?

А если входное слово будет не 64 бита, а 48, то SCLK должно быть 2,1168 х 4 = 8,4672 МГц?

Выходной порт выдает 64 битовые слова.

[Kolbaskin]

Кто-нибудь слышал в чём разница в звучании между AD1896 и SRC4192 ?

[SergioT]

Кто-нибудь слышал в чём разница в звучании между AD1896 и SRC4192 ?

Скоро будет такая возможность, в DAC6V2 можно применить и тот и другой.

[INFRA]

Собрал цапу на PCM1794, заодно проверил возможность AD1896 преобразовывать форматы. Формат действительно на выходе такой, какой отконфигурирован соответствующими ногами. Проверялся в ассинхронном режиме, на входе i2s, на выходе i2s, RJ без проблемм. Преобразование форматов при байпасс-е проверить не могу, не предусмотрено конструкцией. Зато попробовал (чисто из спортивного интереса) поставить генератор на 48МГц - AD1896 заработала! (а в даташите обещано до 30МГц... ) Дальше экспериментировать не стал, мало ли что, вернул ген на 27МГц. Тестировал на этом, оно же в сборе.

Если не жалко можешь скинуть проект цапа, ну хотябы юсб приемник, буду очень благодарен, хочу поэкспериментировать тоже, AKA555.82@mail.ru

[INFRA]

Собрал себе такую вещь - PCM2707-ADuM1400-AD1896, с целью подключать разные цапы с разными форматами. При сравнении использовал отдельную платку цап на AD1852 (до этого подключенная напрямую к PCM2707). Однозначно можно сказать, что с AD1896 звучит заметно лучше, я бы даже сказал, просто замечательно. Звук "мягче" при сохранении детальности, сцена глубже, пропали непонятные легкие "призвуки" на некоторых композициях, аккуратнее воспроизводятся крайние верха. Возможно, отчасти разница вызвана большим джиттером PCM2707, но и апсэмплинг вносит свой вклад. Используется ген на 27МГц, получаемый на выходе сэмплинг рэйт при этом около 105кГц, если я правильно рассчитал.

https://forum.vegalab.ru/attachment....5&d=1193819944

Привет, Если не жалко можешь скинуть проект цапа, ну хотябы юсб приемник (схемку и если можно в Lay плату), буду очень благодарен, хочу поэкспериментировать тоже, AKA555.82@mail.ru

[artos]

Собрал себе такую вещь - PCM2707-ADuM1400-AD1896, с целью подключать разные цапы с разными форматами. При сравнении использовал отдельную платку цап на AD1852 (до этого подключенная напрямую к PCM2707). Однозначно можно сказать, что с AD1896 звучит заметно лучше, я бы даже сказал, просто замечательно. Звук "мягче" при сохранении детальности, сцена глубже, пропали непонятные легкие "призвуки" на некоторых композициях, аккуратнее воспроизводятся крайние верха. Возможно, отчасти разница вызвана большим джиттером PCM2707, но и апсэмплинг вносит свой вклад. Используется ген на 27МГц, получаемый на выходе сэмплинг рэйт при этом около 105кГц, если я правильно рассчитал.

Молодец Grigori G! Респект! Платка супер!
А можешь и со мной проэктом поделиться?
И еще одно...Намного ли будет хуже если применить такую связку перед 1896? pcm2705>dir9001 >1896

[Grigori G.]

А можешь и со мной проэктом поделиться?

А у меня только плата в электронном виде. Схема в памяти.
Если надо, поделюсь.

И еще одно...Намного ли будет хуже если применить такую связку перед 1896? pcm2705>dir9001 >1896

Фих знает. ИМХО чем меньше звеньев, тем лучше. Поэтому не вижу особого смысла втыкать между РСМкой и ЦАПом еще и спдиф.

[artos]

Я сделал так,потому что нет опыта в разработке (цифровых) принцыпиальных схем...не додумался как переключать spdif и usb между собой
А нужны именно и usb и spdif... я и содрал по принципу цапа линкс д37.Там была связка pcm2704>cs8416>ad1896
только применил другие микросхемы которые были у нас доступны)

[proffes]

И еще одно...Намного ли будет хуже если применить такую связку перед 1896? pcm2705>dir9001 >1896

А по моему после дирки нет смысла ставить ASRC. DIR сама умеет клок восстанавливать. Вот только вопрос, как она это делает? Думаю, если тактировать её хорошим клоком, то она отработает своё весьма не плохо и для данной схемы будет достаточно. Позже хочу собрать такое же решение, благо, всё что надо для этого есть, кроме времени

Offтопик:
Блин, тут уже всё переделали , а я уж подумал, что что-то своё придумал... А собственно, чего еще ожидать при ограниченном и общедоступном наборе микросхем

Пользуясь случаем, пара вопросов.
После чтения данного форума, соответствующей литературы и кучи даташитов решился сваять такой ЦАПчик: PCM2706(bus powered)-ADUM1400-SRC4192-PCM1793+выхлоп даташитный, но на AD8066.
ASRC на выходе сконфигурирован в 24 бит и джамперами 512fs; RESET на DS1233A. ASRC и РСМ1793 тактируются генератором на 27Мгц.
Его работой доволен даже очень, учитывая, что это мой первый более-менее нормальный ЦАП после тестового на РСМ2706+РСМ1781 .
Так вот вопросы:
1. При обходе SRC, режим bypass, звук становится заметно зашумленным и очень напоминает 8-битное звучание со "звоном". Полагаю, что причиной тому некратный клок. Так ли это?
2. При включении девайса в сеть звука нет, но только стоит на ходу передернуть его в режим 256fs (оба джампера сняты), звук сразу появляется и после этого возвращаю обратно в 512fs. После этого работает сутками без проблем до следующего выключения. Разницу между 256 и 512fs мне не слышно и можно бы оставить как есть в 256 (в этом режиме стартует без проблем), но мне же интересно в чем проблема, да и он же должен работать во всех режимах нормально.

В общем, интересно знать мнение общественности. Всем заранее благодарен за поддержку и внимание

[KNLL]

А по моему после дирки нет смысла ставить ASRC. DIR сама умеет клок восстанавливать. Вот только вопрос, как она это делает? Думаю, если тактировать её хорошим клоком, то она отработает своё весьма не плохо и для данной схемы будет достаточно

Тактирование в DIRке нужно только для автомата определения частоты и на ее восстановленный клок НИКАК не влияет. 50пс. Без тактирования она прекрасно работает.

[proffes]

Тактирование в DIRке нужно только для автомата определения частоты и на ее восстановленный клок НИКАК не влияет. 50пс. Без тактирования она прекрасно работает.

пардон, забыл-с. Лень было снова читать даташит

[vd_two]

При обходе SRC, режим bypass, звук становится заметно зашумленным и очень напоминает 8-битное звучание со "звоном". Полагаю, что причиной тому некратный клок. Так ли это?

Для корректной работы в байпасе мастерклок нужно подавать с DIRки, а не с внешнего генератора.

[proffes]

Для корректной работы в байпасе мастерклок нужно подавать с DIRки, а не с внешнего генератора.

так в моей схеме вообще DIR-ки нет. Наверное имелось ввиду, что MCLK надо подавать напрямую с ADUMa на 1793 в байпасе? Тогда конечно, всё должно работать корректно. Вот этого как раз у меня не предусмотрено.
Спасибо, теперь всё понятно, этот вопрос закрыт

[vd_two]

так в моей схеме вообще DIR-ки нет. Наверное имелось ввиду, что MCLK надо подавать напрямую с ADUMa на 1793 в байпасе?

Уточню- в байпасе на ASRC нужно подавать мастерклок не с генератора, а привязанный к входным данным, в Вашем случае- с конвертора USB (естественно после гальваноразвязки). Т.е. с ADuMa на SRC4192 в случае байпаса.

[Chibzikz]

У меня тут вопросы возникли, В режиме когда выходные порты в мастере все понятно, выходная частота семплирования зависит от мастерклока и 256, 512 и т.д. Но не пойму какая частота семплирования выходных портов будет когда в мастере у нас входные порты? Такая же как и на входе? А если я хочу помеять соотношение на выходе?
А когда оба порта ведомы частота семплирования на входе и выходе одинакова? Тогда зачем это надо?
В частности у Lynx в Lynx_icm34 AD1896 в слэйв режиме оба порта и тактируется он от отдельного кварца, почему не перевести его в режим когда в мастере выходные порты и тактировать от входного клока?