DF2 - Вторая версия DIY ЦФ

[dortonyan]

Итак, обещанный проект нового ЦФ.
Опыт прошлой ветки показал, что вопросы построения ЦФ сводятся к конкретному проекту. Поэтому решил создать отдельную.

Исходная ветка с обсуждением различных реализаций ЦФ здесь.
Ветка про ЦФ DF1 здесь.

С момента публикации прошлой версии ЦФ прокачал скилл по верилогу, поэтому новый ЦФ выполнен проще, и с более сложной арифметикой. В частности добавлены опции шейпера и дополнительного апсемплера, что позволяет выводить данные в том числе на малоразрядные ЦАП, типа AK4499EX.
Получив определенный опыт понял о чем писал Сергей Агеев (на счет реализации умножителей и многовходовых сумматоров на FPGA). Если правильно выбирать длину конвейера, то нет смысла изобретать оригинальную схему умножителя. Компилятор синтезирует лучше.
То же самое касается описания сумматоров: использование многовходовых сумматоров оптимизируется лучше, чем ручная разбивка на двух-входовые.

В отличие от предыдущего проекта, новый делался как заготовка для самостоятельного применения и доработки под свои задачи. Поэтому все режимы досконально не тестировались, и проект выкладывается "как есть" в версии альфа.
В исходниках есть только пара примеров: для FPGA cyclone и lcmxo2.
Описание содержит краткое перечисление основных параметров, а так же инструкцию по самостоятельной сборке проекта и генерации собственных коэф-тов в MatLab.
Картинок много, текста мало. Все как мы любим.
Утилита и ее исходник для автоматизированной конверсии коэф-тов в формат верилога прилагается.
Так же прилагаются матлабовские модели всех каскадов фильтра, архив со сгенерированными коэф-тами фильтров, примененных в проекте и симулинк-модель. Для запуска симулинк-модели нужен матлаб версии r2018b.

- 25.09.2023 - Добавил MatLab модель шейпера в симулинке. На этот раз версии r2013b. В 2018-ом матлабе че-то намудрили со спектроанализатором, и в нем амплитуда сигнала получается зависима от порядка шейпера, или от кратности оверсемплинга.

- 27.09.2023 - Правка шейпера 3-го порядка

Шейпер 3-го порядка в проекте выполнен по схеме:

NTF шейпера на 1кГц сигнале:

Данный шейпер оптимизирован для работы на невысокой частоте семплирования (х16..х32) и с разрядностью данных не менее 7..8 бит.
На работы на более высоких ЧД при меньшей разрядности данных можно упростить коэф-т шейпера, улучшив SNR и сэкономив на логике. Для этого исключается слагаемое Gain3 (по схеме симулинка):

В проекте это слагаемое находится в файле DATA_READ.v:

Данное слагаемое отклоняет значение коэф-та от 3-х, создавая дополнительный полюс на NTF. После упрощения коэф-та NTF шейпера принимает вид классического модулятора 3-го порядка.

Можно также это слагаемое не удалять, а менять его величину (увеличивать сдвиг), двигая тем самым полюс NTF.

[свернуть]

- 28.09.2023 - Отрефакторил модули DATA_READ и SAI_OUTPUT. Поправил описание.
- 05.10.2023 - Поправил DF_CONTROL. Поправил описание.

[aleev]

Готовый рабочий проект для gowin tang nano 9k с выходом i2s. Играет TDA1541, разумеется, так же как и циклон и прочая. Платка маленькая, это плюс.

Спасибо, Михаил!

[dortonyan]

Попробовал сделать DSD to PCM преобразователь.
По идее, в таком случае для отсутствия "зеркал" достаточно сделать ослабление на частоте Найквиста для ЧД 176,4кГц: т.е. на частоте 88,2кГц.
Замоделил в матлабе фильтр с переходной полосой 20..88,2кГц и проверил фильтрацию выхода соневского модулятора в режиме х64. Вроде все нормально.

Написал на FPGA фильтр дециматор 16:1. Если на входе DSD64, то на выходе получаем PCM176 с переходной полосой 20..88,2кГц.
Но при выводе DSD потока из фубара получаю зеркала относительно 22,05кГц (как на ЧД 44,1кГц).

Что-то не пойму почему так получается. Это в фубаре для модуляторов хреновый фильтр-апсемплер, или я что-то делаю не так?
Как вообще правильно фильтровать DSD файлы, для любой частоты семплирования резать всегда на 22,05кГц?

[Оллема]

Чем существующий в фубаре не устраивает?

[dortonyan]

Всем устраивает, чисто познавательный интерес.

[tomtit]

Попробовал сделать DSD to PCM преобразователь.
По идее, в таком случае для отсутствия "зеркал" достаточно сделать ослабление на частоте Найквиста для ЧД 176,4кГц: т.е. на частоте 88,2кГц.
Замоделил в матлабе фильтр с переходной полосой 20..88,2кГц и проверил фильтрацию выхода соневского модулятора в режиме х64. Вроде все нормально.

Написал на FPGA фильтр дециматор 16:1. Если на входе DSD64, то на выходе получаем PCM176 с переходной полосой 20..88,2кГц.
Но при выводе DSD потока из фубара получаю зеркала относительно 22,05кГц (как на ЧД 44,1кГц).

Что-то не пойму почему так получается. Это в фубаре для модуляторов хреновый фильтр-апсемплер, или я что-то делаю не так?
Как вообще правильно фильтровать DSD файлы, для любой частоты семплирования резать всегда на 22,05кГц?

По-моему надо резать с 20-30кгц. Обычно шум DSD64 растёт очень круто прямо от 18-20кгц. Там скорость нарастания даже выше порядка модулятора из-за смещённых нулей NTF. А алиасинги случаются только от недостаточной фильтрации в апсемплере. Скорее всего там каскадированные полуполосники, как обычно, или даже сплайн.
Вообще, программистам доверять обработку сигналов рискованно, сильно любят готовые классы и библиотеки использовать без проверки ограничений и применимости.

[dortonyan]

Вообще, программистам доверять обработку сигналов рискованно, сильно любят готовые классы и библиотеки использовать без проверки ограничений и применимости.

Похоже на то.
Глянул, что будет если подать битстрим прямо на AFIR ЦАП, а там тот же алиясинг:

Оказывается говонокод в плагинах фубара.
Причем даже стандартный полуполосник с переходной полосой 4,1кГц на 20кГц алиасов не имеет. Что там за апсемплер - можно только догадываться.
Наверное тупо нарушили условие неналожения спектров: сделали частоту среза выше частоты Найквиста.

[Turbo_man]

для ЧД 176,4кГц

Интересно, модуль конвертора выложишь? Может в 352.8 будет лучше? Для DSD128 и DSD256 надо тоже делать.

---------- Сообщение добавлено 21:03 ---------- Предыдущее сообщение было 21:00 ----------

Оказывается говонокод в плагинах фубара.

Какие плагины ты использовал?

[dortonyan]

Интересно, модуль конвертора выложишь?

Позже выложу новый ЦФ, туда заодно и всякое такое докину: модулятор с RZ кодированием (для однобитного ЦАП прямо в выхода плисины) и DSD-to-PCM конвертор.

Может в 352.4 будет лучше? Для DSD128 и DSD256 надо тоже делать.

Данный конвертор - это дециматор с фиксированным соотношением 16:1. Поэтому 176,4кГц это для DSD64. Для DSD128 соот-но будет уже 352,8.
Данные с дециматора подаются на вход обычного фильтра-апсемплера, поэтому какая ЧД на выходе DSD дециматора - не важно. Кратность децимации выбиралась исключительно с целью более-менее эффективного ослабления внеполосного шума модулятора при минимальных ресурсах.
Поддержку 256 не делал, фильтр сварганил на скорую руку. Точнее 256 тоже запустить можно, если поднять вдвое тактовую частоту, и на выходе будет уже 705,6кГц.
DSD256 - это уже 9Гб данных на 1 час музыки. Т.е. это чисто для побаловаться, на вряд ли кто-то хранит такую фонотеку.

Какие плагины ты использовал?

foo_input_sacd-1.5.1
И плагины вывода ASIO (для транспорта болеро) и WASAPI (push) (для своего транспорта на пике).

[Михаил45]

Алексей, будет DF3? Новый или ревизия второго? Интересно!

[dortonyan]

Почти угадали, DF3E. )
По принципу похож на DF2 (аналогичный MAC с умножением за 2 такта), но проще и лучше оптимизирован.
На этот раз будет максимально экономичная реализация, которая позволяет почти вдвое (относительно DF2) сократить ресурсы на ЦФ при той же (условно) производительности.
На 1-ом циклоне (без выделенных умножителей) такой ЦФ расходует порядка 1,1..1,2к ячеек. Вместе с соневскими модуляторами 2,2к (из 2,9к).
А для параллельного ЦАП ЦФ помещается в LCMXO2-1200 со встроенным флешем в QFN32 корпусе 5х5мм.

[Михаил45]

ДФ2 вполне хорош! Тебе виднее... ждем, протестируем.

[Zibulon]

Готовый рабочий проект для gowin tang nano 9k с выходом i2s. Играет TDA1541, разумеется, так же как и циклон и прочая. Платка маленькая, это плюс.

И вам благодарность за переделку под tango9, запустил, играет 🔥🔥🔥

[Михаил45]

Не за что, это все Алексей из Белоруссии, ему спасибо огромное и уважение сообщества за открытый проект .

[Zibulon]

Огромнейший респект, и огромное спасибо Алексею за столь замечательный и интересный проект! Спасибо огромное ��

[EDDiE]

Offтопик:

foo_input_sacd-1.5.1
И плагины вывода ASIO (для транспорта болеро) и WASAPI (push) (для своего транспорта на пике).

DSD to PCM Converter (есть английская версия)
https://cf345325.cloudfree.jp
плагины для ффубара от автора Peter
https://www.foobar2000.org/components/author/Peter

[dortonyan]

EDDiE, кто автор не знаю, брал отсюда.
Похоже на то, что автор плагина либо не в курсе про алиясинг, либо делал апсемплер из расчета на цифрую фильтрацию бриквол-фильтром.
Но весь смысл DSD - это воспроизведение "как есть", с минимальной фильтрацией пологими фильтрами.
Поэтому данный плагин для качественного воспроизведения не годится. Может есть другие.... не искал.

[Кокон]

dortonyan, сониевские модуляторы по примеру с темы про цифровой звук на этом форуме?

[dortonyan]

Кокон, скорее всего, я других не видел.
Добротная оптимизированная схема, для которой не обязательно наращивать оверсемплинг до частоты модулятора. ЦФ с х32 оверсемплингом как раз хватает.

[stratov]

Кокон, скорее всего, я других не видел.
Добротная оптимизированная схема, для которой не обязательно наращивать оверсемплинг до частоты модулятора. ЦФ с х32 оверсемплингом как раз хватает.

Дартаньян, к вам вопросик, скажите верно ли я понимаю: например берем цф sm5813, он после 20с чем то кгц режет -110дб, до 8fs, по даташиту видно что частоты выше 8fs, по уровню так же 0 дб как и основной сигнал, т е это уровень помех дискретизации так же под 0 дб выше частоты 8fs? , цап ad1862 к примеру, на выходе цап просто резистор 100 Ом, ( про линейность речь сейчас не идет), то при вых токе 1мА, на резистлре будет 100мВ, синуса скажем 1кгц, а на частоте выше работы цф, 400кгц, что будет и с каким уровнем? ( ни каких конденсаторов если на выходе). Я б и сам глянул осциллографом, но сейчас цап разобран

[dortonyan]

Частота сигнала на выходе ЦФ не может быть больше частоты Найквиста (Fs/2). Чтобы увидеть спектр выше этой частоты необходимо выполнить дополнительный х2 апсемплинг данных с выхода ЦФ (т.е. до х16).
Формально, для графиков как в ДШ, такой апсемплинг выполняют добавлением нулевых семплов между исходными. В результате на частоте Fs получаем ступеньки высотой до амплитуды сигнала, что и видно на спектре.
Но на выходе ЦАП такого прореживания нету, поэтому максимальный уровень сигнала на частоте Fs будет равен максимальной высоте "ступеньки" в сигнале на выходе ЦФ. Для 20кГц сигнала это примерно 1/8 от амплитуды.
Проще говоря, ВЧ алиясинг - это "ступеньки" сигнала, которые вы наблюдаете осциллографом непосредственно с выхода ЦАП.