Дискретная логика для пересинхронизации I2S

[lionel]

Добрый день.

Считается, что для пересинхронизации сигналов I2S достаточно использовать ПЛИС. С другой стороны, встречаются мнения что ПЛИС добавляет джиттер, и желательно пересинхронизацию делать на дискретной логике. Но она в свою очередь бывает разной.

Вот что нашлось на просторах Сети:

MAX II CPLD and I2S Clock divider jitter

> Thanks jg. What do you suggest? Normal 74LS/74HC buffers or clock
> buffers? Is there any advantage of using clock buffers over normal
> buffers for digital audio?

Neither 74LS nor 74HC. Possibly 74AC, or purpose built clock buffers.
Fast clean edges (not HC) and full signal level switching (not LS) are
important, but watch for edges so fast they propagate right through into
the audio output.

Also, run the buffer from its own power - at least a LC Pi filter to keep
its supply quiet. (And I recommend at least the same, or separate
regulators, to keep FPGA switching noise out of the main logic supply.)

I used 74AC74 for re-clocking on an audio DAC. The effect on glitch
energy from the (R-2R ladder DAC) was noticeable, and groups of listeners
claimed to hear differences with different clock buffers (As I did). (I
started with 74F74, when I switched to 74AC they stopped sending DACs
back to the factory.) The US magazine "Stereophile" gave the result a
"Class A" rating, for what that*s worth.

Кто-нибудь имел опыт применения дискретной логики для реклока?

[Alex]

74LS (ака 134-я серия) - никто не применяет уже лет 25-30!

[energetik]

SN74LVC1G175DBV на линии которые нужно пересинхронизировать с индивидуальными LC по питанию.

[Alex]

Еще надо учесть, что у большинства чипов ЦAПов есть требование - фронт WCLK не должен совпадать с фронтом BCLK.
Ну и, это не оговаривается, но априори понятно, что фронт SDATA тоже не должен совпадать с фронтом BCLK.

[Ромыч]

SN74LVC1G175DBV на линии которые нужно пересинхронизировать с индивидуальными LC по питанию.

1g79 еще проще

[Alex]

1g79 еще проще

И разводка удобнее.

[energetik]

Если не нужен отключаемый выход, то разумеется удобнее 1G79

[lionel]

Имеет ли значение тип используемой логики? LVC отличается от AHCT? У них как минимум Voh различается.

И влияет ли как-то наличие триггера Шмидта?

[oas89]

Считается, что для пересинхронизации сигналов I2S достаточно использовать ПЛИС

А можно по-подробнее на счет реклока в ПЛИС, особенно, для параллельных цапов, типа ad1865?
Есть ли какие-либо сравнения реклока в плис / без реклока / с реклоком на 74ac574?
P.S. Небольшой оффтоп, пробовал ли кто-нибудь формировать заново сигналы BCK, WCK в ПЛИС делением мастер клока,
есть ли смысл так делать или достаточно сразу в цап пускать сигналы с ЦФ (речь о параллельных цап)?

[lionel]

Есть ли какие-либо сравнения реклока в плис / без реклока / с реклоком на 74ac574?

Думаю, результат слишком сильно будет зависеть от конкретной реализации, чтобы имело смысл сравнивать.