ЦАП своими руками (вторая ветка)
Т.к. предыдущая ветка выросла в тяжелый ствол и переводится в READ ONLY.
Чтож, выростим еще одну веточку?!
Начало первой ЦАПовой ветки
и ее окончание
Полезности:
Вопрос о токовом выходе ЦАПы
10.pdf - читать обязательно!
Ветка закрыта.
Продолжение здесь
Последний раз редактировалось Konkere; 19.02.2012 в 01:14. Причина: Ссылки поправил.
Re: ЦАП своими руками (вторая ветка)
Да уж таблица в этом кривом мануале только наводит на мысли что это чудо само переключаться не умеет а только после смены кварца, выбора режима, тогда зачем цифровая Фапч нужна вообще не понятно. Или они подразумевали эту таблицу для случая когда дир работает в режиме генератора...Сообщение от pokos
оригинальное решение кстати, надо взять на заметку
ADM-ка при отличной крутизне фронтов на выходе и нормальной чувствительности по входу любой формирователь переплюнет, хотя там внутри дира тоже шмитды должны стоять по идее, наверно криво сделано.
хитрый какой сброс, а диод на + или последовательно с RC нужно включать?
Читал неоднакратно, микросхема и мануал загадочные мягко говоря, так что вопросы все равно возникают.
Re: ЦАП своими руками (вторая ветка)
Именно.
У меня диод на + - классика жанра.хитрый какой сброс, а диод на + или последовательно с RC нужно включать?
Re: ЦАП своими руками (вторая ветка)
А вот интересно, если использовать цирусовские приемники в режиме именно мастер с внешней петлей синхронизации получится
та же хрень что и с Дирами, если взять к примеру ранние модели
типа 8412, то там с фапч не так должно быть наворочено, внутри есть буфер и шанс получить приемлиемые для отсутсвия выпадений девиации сигнала на выходе приемника похоже есть, или тут тоже какая-нибудь засада?
Re: ЦАП своими руками (вторая ветка)
По идее, говна приёмников тогда будут побоку. Ведь рабочий клок будет тут, прямо у ЦАПа.
Re: ЦАП своими руками (вторая ветка)
Вы имели ввиду в режиме SLAVE?
Да , многие проблемы приёмника отпадают .
Хай-эндЪ не терпит суеты.
Re: ЦАП своими руками (вторая ветка)
Нет- мастер. Со slave тот все понятно хорошая вещь, просто закралась мысль - вдруг в мастере можно получить то же, но меньшей кровью.
Для меня циррус в слейве пока отпал, потому что тоже кривота у
них тоже имеется, а именно распространенный RJ формат сделали только в мастере, а слейве он отсутсвует как класс, причем у всех до 8416 точно.
Re: ЦАП своими руками (вторая ветка)
Нее. Вопрос в том можно ли буферизовать приёмником?
Re: ЦАП своими руками (вторая ветка)
В данном случае (внешней петли) буфер будет не нужен, потому что система будет полностью синхронной. И это здорово....
Re: ЦАП своими руками (вторая ветка)
OlegN,
Диод на питание, чтоб конд разряжался быстро при выключении.диод на + или последовательно с RC нужно включать?
[ADDED=Эx, залужу...]1140987048[/ADDED]
С DIR с внешней петлей синхронизации, но без доп. FIFO ничего путевого не получится, у нее восстановленный MCLK не равен частоте источника, а постоянно дискретно изменяется вокруг да около, поэтому постоянно будут наблюдаться периодические ошибки ( только если пользовать ЦФ со встроенным буфером, у которых есть Jitter free режим, например SM5842, 5847, то проблема отпадает) а вот CS, судя по проскакивающей тут информации можно как угодно, хоть мастером, хоть слэйвом, и с внешней синхрой все будет зашибись. Т.к. все синхронно, никаких FIFO не надо.А вот интересно, если использовать цирусовские приемники в режиме именно мастер с внешней петлей синхронизации получится
та же хрень что и с Дирами
Последний раз редактировалось Эx, залужу...; 26.02.2006 в 23:50.
Re: ЦАП своими руками (вторая ветка)
Именно изменяется. Однако, ФАПЧ сделана так, что ошибка не превышает 1/4 разряда, там ведь две ступени ФАПЧ, как они работают, я где-то тут уже писал..... Поэтому буфер совсем не нужен.=Эx, залужу С DIR с внешней петлей синхронизации, но без доп. FIFO ничего путевого не получится, у нее восстановленный MCLK не равен частоте источника, а постоянно дискретно изменяется вокруг да около, ...
Re: ЦАП своими руками (вторая ветка)
pokos, опытным путем проверено, с внешней синхронизацией между ЦАП и транспортом, при подаче на ЦФ MCLK от генератора, а LRCK, BCK, DATA c выхода DIR, при отключенном буфере (sync mode) в фильтре идет постоянный resync.
Из даташита на фильтр
У DIR-ки выхлоп по ее собственной восстановленной MCLK синхронизирован, т.е. помимо болтанки по частоте MCLK, LRCK, BCK и DATA вместе с ней болтаются. Относительно MCLK генератора LRCK с DIR как раз и "ездит" туда-сюда близко к предельно допустимому для буфера SM-ки. Запаса там впритык, еще чуть чуть, и в jitter free mode защелкало бы.Jitter-free Function (SYNCN)
The arithmetic circuit and output control timing is
derived from the system clock, and is therefore independent
of the input LRCI and BCKI clocks.
Accordingly, any jitter in the data input clock (LRCI
and BCKI) does not cause jitter in the output.
Generally, the internal timing is synchronized to the
LRCI input timing after a system reset release, when
RSTN goes from LOW to HIGH, on the first LRCI
clock start edge. If the input timing and LRCI start
edge timing subsequently drift, the input timing is
automatically resynchronized when the timing error
exceeds a certain value. There are 2 timing error values
at which resynchronization occurs, selected by
the state of SYNCN.
Jitter-free mode (SYNCN = HIGH)
When SYNCN is HIGH, the timing error value is
±3/8 (LRCI clock period). When the difference
between the input timing and LRCI start edge position
do not exceed this value, internal timing is not
resynchronized and all functions continue to operate
normally.
Sync mode (SYNCN = LOW)
When SYNCN is LOW, the timing error value is ±1
´ (system clock period), which is a much smaller
timing error tolerance than in jitter-free mode. In this
mode, the internal timing is guaranteed to follow the
LRCI clock timing within this tolerance, making this
mode useful for systems constructed from a multiple
number of SM5842AP/APT devices.
Note that resynchronization affects the internal operation
and can generate a momentary click noise output.
Разряда чего? Там не разряды, там периоды тактовых плавают по частоте, и получаются не синхронны с задающим генератором, LRCK с ДИРки "уезжает" за 7 секунд на 14 периодов MCLK от генераторного клока, в следующие семь секунд едет обратно.Однако, ФАПЧ сделана так, что ошибка не превышает 1/4 разряда
Если на входе фильтра нет FIFO буфера, может щелкать, а может и нет, но при интерполяции ошибка будет расползаться на длину фильтра.
https://forum.vegalab.ru/showthread....5880#post95880
Re: ЦАП своими руками (вторая ветка)
Т.е. буфера на 1 отсчет хватает впритык для того чтобы погасить эту болтанку на входе?
Кстати по поводу режимов синк - как я заметил в обоих режимах фильтра
при отклонении сигналов на входе выходные стоят на месте,
вроде верно?
Вообще по поводу режимов sync у меня остались смешанные
впечатления, так с внешней петлей и шиной и2с звук меняется
при переключении синк, сейчас у меня включен синк моуд-
все хорошо, при переключении в джитер фри звук становится
серым, и это можно сказать однозначно. Изменял я фазу синка, идущего на транспорт, для того
чтобы изменить соотношение фаз LRCK и ХТI фильтра и не попасть
в 3/8 указанные в даташите ,
звук все равно меняется при смене режимов, правда раскладку не помню, где хорошо, где плохо, по разному было.
Сигнал транспорта жестко привязан к клоку, фронты хорошие,
проверено, фильтр 1700.
Так что там что-то не совсем чисто с этими режимами получается.
[ADDED=OlegN]1141025598[/ADDED]
Да кстати щелчков, естественно, у меня не наблюдалось ни в каких
вышеперечисленных случаях.
[ADDED=OlegN]1141026459[/ADDED]
я имел ввиду случай, когда XTI фильтра стабильна
[ADDED=OlegN]1141027192[/ADDED]
Хотя по даташиту вроде выходные сигналы должны подстраиваться
под входной LRck в синк режиме и в режиме джитер фри за пределами 3/8, может чего не заметил конечно.
[ADDED=OlegN]1141030839[/ADDED]
А вот. что написано про SM5813
Jitter-free mode
When the phase difference between the LRCI clock and the internal timing is within
+3/8 nj -3/8 of the input sampling frequency (1/fs), the internal timing is not
adjusted. Thus jitter on the LRCI clock does not affect the internal timing to
prevent mulfunctions and jitter transmission.
If the phase difference exeeds the said range, the phase of internal timing is
adjusted syncronously with the starting-side edge of LRCI clock.
When a reset is input, the phase is also adjusted.
Forced sync mode
In this mode, the internal timing is always reset at the starting-edge of the
LRCI input. In this case malfunctions occurs if a cycle which does not statisfy
the required system clock cycle due to jitter on the LRCI input exists.
To the contrary, if a cycle which is longer than the specified clock cycle exists,
the intervals of the output timing are not the same though operation is
performed correctly.
Сделано очевидно тоже самое, только написано несколько другим текстом.
Последний раз редактировалось OlegN; 27.02.2006 в 12:00.
Re: ЦАП своими руками (вторая ветка)
Конечно, не разряда, а бита.
А клок "уезжает" не по причине ДИРки, по крайней мере, у 1701 с этим делом всё хорошо. 7 секунд - слишком большое время для нутряных ФАПЧей ДИРки. Почему клок плавает с транспорта - с разбегу сказать затрудняюсь.
Re: ЦАП своими руками (вторая ветка)
Вот ведь как дилерам хочется скинуть дорогие фильтры со склада -
заказанные ради сэмплов. наверное поэтому их и трудно купить.
Offтопик:
Hello ,
Your samples will be dispatched within this week for your order.
I have an offer for you, we have 100 pieces of SM5847AF in stock right now. If you can give me an order now for 100 pieces, I can offer you a price of $15.37each. This is a one time offer. The price for 100 pieces will be $20.50 each
Please let me know what you think.
Это наверное где-то близко с диллерской ценой... Никому не надо?
Re: ЦАП своими руками (вторая ветка)
pokos,Блин, издеваешься?А клок "уезжает" не по причине ДИРки, по крайней мере, у 1701 с этим делом всё хорошо. 7 секунд - слишком большое время для нутряных ФАПЧей ДИРки. Почему клок плавает с транспорта - с разбегу сказать затрудняюсь.
С транспортом все нормально, ничего не уезжает там и не плавает, читай внимательнее. Представь два луча у осца, и синхронизированная система - генератор в ЦАП, засинхронизирован от него же транспорт, один вход осца садим на генератор, а вторым смотрим в разных точках - цепляем на вход DIR`а -фронты на спдифе с транспорта относительно фронтов тактовой с генератора - стоят мертво, садим этот вход на выходы DIR - относительно генератора все поплыло.
Если допустим, генератор имеет в абсолюте 16.934402, то DIR на MCLK выходе не может строго подстроится, у нее шаг где-то в районе 2Гц, и получается, что она подстраивается на ближайшее дискретное значение, т.е. часть времени выдает 16.934404, часть 16.934400.
Причем, семь секунд туда, семь сюда, это чтоб понятнее было. На самом деле процесс немного сложнее
Но грубо можно сказать, что восстановленная тактовая имеет биения 2Гц относительно фиксированного генератора - часть времени эта частота на 2Гц больше (те самые 7сек), часть времени на 2Гц меньше.
7секунд и 2Гц понятно что тоже не абсолютно точные величины, грубо засекал "уезд" по осцу, секундомеру и считал.
OlegN,Выходные сигналы у фильтра в обех режимах синхронизированны по его входному MCLK, если он идет с DIRки (плавающий), то и на выходе все будет плавать. Если же рассматривать осцем выход фильтра, синхронизируясь по входному MCLK фильтра, вне завсимости плавает он или нет, фронты на выходе конечно будут неподвижныКстати по поводу режимов синк - как я заметил в обоих режимах фильтра
при отклонении сигналов на входе выходные стоят на месте,
вроде верно?
Чем этот jitter-free режим хорош, можно подать MCLK на фильтр от генератора, а BCK, LRCK, DATA c ДИРки (они будут плавать относительно MCLK), на выходе же фильтра получим все фиксированное относительно нашего генератора.
Правильно. Потому что в synk режиме LRCK на входе фильтра должен быть абсолютно синхронный с MCLK. В режиме "джиттер фри" он может уезжать (как и вместе с ним BCK и DATA) на 3/8 cвоего периода, фильтру до него пох до той поры, пока буфер встроенный не переполнится/опустошится. Из буфера он считывает по MCLK, как и все остальные операции по нему же синхронизируются.Хотя по даташиту вроде выходные сигналы должны подстраиваться
под входной LRck в синк режиме и в режиме джитер фри за пределами 3/8, может чего не заметил конечно.
Re: ЦАП своими руками (вторая ветка)
Нет этой ошибки у меня не было, т.е схема была только с I2S,
а эмуляцию подвижки сигналов на входе фильтра я осуществлял
путем сдвигания клока в ветке на транспорт при стабильном клоке
, при этом на выходе фильтра не видел изменения фазы сигнала
при перещелкивании тумблера синк и при разных сдвигах входного сигнала.
Так получается, что с диром и внешней петлей и тактированием фильтра от генератора и режимом джитер фри все работало
хорошо, а то я читал в старых записях что после смены такта
фильтра с мастерклока дира на такт генератора появились шелчки и в результате ничего путного не вышло?
[ADDED=OlegN]1141052285[/ADDED]
Все разобрался, щелчки там были при подключении Спдиф без
внешней петли и с тактом фильтра от генератора, что вполне логично.
Последний раз редактировалось OlegN; 27.02.2006 в 17:58.
Re: ЦАП своими руками (вторая ветка)
Ясен пень! Непонятно, например, о какой конкретно ДИРке речь и откуда она берёт такт для своей собственной ФАПЧи. Проясните, пожалуйста.
Re: ЦАП своими руками (вторая ветка)
pokos Даю ссылку персонально и третий раз https://forum.vegalab.ru/showthread....5880#post95880
Такт для фапчи откуда она берет, в данном случае - без разницы, и вряд ли это к делу относится, что от отдельного кварца, что от системного внутреннего генератора - разницы при приеме сигнала с спдиф нет, и так и так плавает.
Разница там будет, только если ее насильно в "кристал мод" перевести, но тогда данных на выходе не будет, в этом режиме она просто пропускает такт с XTI на MCLK-OUT, и из него же делением выдает на выход LRCK/BCK, т.е. по сути работает как обычный клок-дивайдер, безо всяких фапчей, но опять же к сути это не относится ;)
В конечном итоге, если интересно, такт на ее фапч я запустил от системного генератора через делитель (16.9344)- и кварц сэкономил и помех асинхронных меньше.
Re: ЦАП своими руками (вторая ветка)
Эx, залужу...
Есть информация относительно опытов с DIR1703:
При подключении к двум разным транспортам, в одном случае поползновения на выходе DIRки есть, а в другом нет.
Косяки выявлены прослушиванием (на месте проведения опытов измерять нечем).
Получается, что DIRка косячит не сама по себе, а по каким-то "входным" причинам...
Ты свои опыты не пробовал повторить с другим источником?
Re: ЦАП своими руками (вторая ветка)
Спасибо, конечно, но я это уже четал. Поэтому и отметил, что имею в виду 1701.pokos Даю ссылку персонально и третий раз https://forum.vegalab.ru/showthread....5880#post95880
А вот я-то противоположного мнения. Если 1703 тоже берёт клок от генератора ЦАПов, то у неё есть возможность засинхриться с точностью до фазы, причём без плавания коэффициентов.[/QUOTE]Такт для фапчи откуда она берет, в данном случае - без разницы,...
Социальные закладки