ЦАП своими руками (четвертая ветка)

[Kompros]

И сново здравствуйте!

Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание
Третья ветка и ее окончание

Полезности:
10.pdf - читать обязательно!

[Serge_L]

shura_a, Все виденные мной аппараты с СХД2500 выдают RJ 48бит (т.н. Сони формат). Вообще, сервопроц выдает три сигнала: Data, LRClock (ворд клок), BCK (бит клок). И для формата СД 44,1 16 бит все фиксировано. А вот сам проц тактируется либо 16, либо 33 МГц (настраивается пинами). У Вас мастерклок ДОЛЖЕН идти ИЗ ЦАПа. В принципе, можно настроить и на 64бит LS (вот это ИМХО!!!!!!! причем, совсем ИМХО ) В даташит лезть не хочется никак.

[shura_a]

Почитал даташиты на дельта-сигму и на цифровой фильтр из сидюка и убедился, что СХД2500 выдает таки RJ 16 бит с клоком 384Fs=16,934Мгц.
Т.е. ЦАП к встраиванию!!!

Спасибо Ulis и Serge_L за подсказку!

[Serge_L]

shura_a, еще раз!!!! CXD требует клок 384Fs, на нее клок надо подавать!

[shura_a]

Serge_L это понятно!

Вот еще вопрос, во многих популярных ЦАПах (в частности PCM63) подается (по рекомендации производителя м/сх) клок с частотой 16,9344Мгц.
Как повлияет на работу м/сх и звучание ЦАПа в целом снижение этой частоты в 2 раза - что случается при установке перед м/сх ЦАПа регистра пересинхронизации.
Понятно, что вместо восьмикратной передискретизации и частоте отсчетов на выходе = 352,8кГц получим четырехкратную с частотой 176,4кГц.
Отсюда могут быть проблемы с фильтрацией и прочее, что видимо не может не сказаться на звуке.
ВОПРОС: имеет ли смысл установка регистра пересинхронизации для снижения джиттера с одновременным снижением кратности передискретизации? Как это отразится на звуке?

[Denisius]

Вот еще вопрос, во многих популярных ЦАПах (в частности PCM63) подается (по рекомендации производителя м/сх) клок с частотой 16,9344Мгц.
Как повлияет на работу м/сх и звучание ЦАПа в целом снижение этой частоты в 2 раза - что случается при установке перед м/сх ЦАПа регистра пересинхронизации.

Мутновато но... Вы клок пересинхронизируете клоком же? Как это? Какая связь меж регистром и делением колока на два? Клок непосредственно подается только в ЦФ да в сервопроц, ну и в регистр (при наличии). Делить клок иль нет дело хозяйское, от регистра ну никак не зависит.
А... Вы полагаете, что регистр что то делит?

[ZugDuk]

Вот еще вопрос, во многих популярных ЦАПах (в частности PCM63) подается (по рекомендации производителя м/сх) клок с частотой 16,9344Мгц.
Как повлияет на работу м/сх и звучание ЦАПа в целом снижение этой частоты в 2 раза - что случается при установке перед м/сх ЦАПа регистра пересинхронизации.

В таких ЦАП (не дельтах) клок существует, чтобы загружать в ЦАП дату, т.е. музыку. Главное успеть загрузить ее за период LR(или LATCH). Вот от этого и считай, какая частота тебе достаточна. И нет тут никаких "рекомендаций производителя". Все что есть, это ограничение сверху, чтобы скорости логики ЦАПа хватало для загрузки.

[Serge_L]

Offтопик:
Ничего не понял.... но я после бани сегодня...

[ZugDuk]

Offтопик:

Ничего не понял.... но я после бани сегодня...

А я пью пиво

[shura_a]

Имеется в виду пересинхронизация на D-триггерах типа 74ABT574 - там частота данных на выходе в два раза ниже частоты синхронизирующего сигнала.
Может не понятно написал.
Генератор на 16,9344Мгц тактует м\сх ЦФ и проц. Данные с ЦФ поступают на ЦАП напрямую без пересинхронизации.
Если установить перед м\сх ЦАП регистр пересинхронизации, тактуемый от этого же генератора, то на ЦАП будут поступать данные с частотой 192 Fs (вместо ранее поступавших 384Fs), что соответствует снижению на выходе ЦАП частоты дискретизации с 352,8кГц (8Fs) до 176,4кГц (4Fs) .
Так такой твик может отразится на звуке?

[индюк2]

эх потерли мою тему или дели кудато не пойму.

вобщем вопрос был таков - имеется сб креатив usb с выходами опто и коаксиал
нужна схема приема по оптике или по коаксиалу с выходами на 2 фронта и один сабвуфер
реально это или нет? передает вообще оптика или коаксиал больше двух каналов или нет?

[vd_two]

Может не понятно написал.

Написанное понятно. Просто Вы не понимаете, что регистр пересинхронизации не меняет частоту проходящих через него сигналов, и тем более не меняет частоту дискретизации данных.

[shura_a]

Все я понял! Сам себя запутал.
Для корректной работы регистра пересинхронизации частота данных (в частности частота битклока) должна быть в два раза ниже частоты синхросигнала.
В моем случае придется либо повышать частоту генератора, либо снижать частоту данных с выхода цифрового фильтра. Иначе работать не будет.
Всем спасибо!

[a1812]

Для корректной работы регистра пересинхронизации частота данных (в частности частота битклока) должна быть в два раза ниже частоты синхросигнала.
В моем случае придется либо повышать частоту генератора, либо снижать частоту данных с выхода цифрового фильтра. Иначе работать не будет.

может я что-то не понимаю, но помоему пересинхронизировать имеет смысл сигнал начала преобразования данных. Он гораздо меньше клока...

[shura_a]

может я что-то не понимаю, но помоему пересинхронизировать имеет смысл сигнал начала преобразования данных. Он гораздо меньше клока...

Наверное это действительно так, только почему-то во многих популярных конструкциях (у LYNX, Sergio_T) пересинхронизируются все сигналы, приходящие на ЦАП. Я подозреваю, что если синхронизировать только сигнал начала преобразования, то между ним и другими сигналами (клока и данными) могут появиться некие фазовые сдвиги.

[Vidalgo]

почему-то во многих популярных конструкциях (у LYNX, Sergio_T) пересинхронизируются все сигналы, приходящие на АЦП ЦАП.

Потому что:
- пересинхронизировать один сигнал или 4 - затраты совершенно одинаковые,
- физически преобразование может начинаться позже прихода сигнала начала преобразования (в зависимости от конкретного ЦАПа).

[vd_two]

может я что-то не понимаю, но помоему пересинхронизировать имеет смысл сигнал начала преобразования данных. Он гораздо меньше клока...

Так и есть, но это сработает не со всеми микросхемами ЦАПов- у некоторых (например PCM1702) преобразование привязано к битклоку.

[a1812]

Так и есть, но это сработает не со всеми микросхемами ЦАПов- у некоторых (например PCM1702) преобразование привязано к битклоку.

насколько я понимаю - тут вопрос был о PCM63 - у ней как?

[vd_two]

Все хорошо в смысле, что пересинхронизировать достаточно только LE. Именно так сделано и в некоторых аппаратах серийного лютого хай-энда. На самом деле - смотрим даташиты на конкретные ЦАПы, там это всегда описано.

[Wired]

Все хорошо в смысле, что пересинхронизировать достаточно только LE. Именно так сделано и в некоторых аппаратах серийного лютого хай-энда. На самом деле - смотрим даташиты на конкретные ЦАПы, там это всегда описано.

любопьітно просто, 1702 по 4-му такту битклока у 63 по спаду LE, хотя микросхемьі практически идентичньі.

[Latvian]

Совсем не вкуриваю.Если клок заводится на ЦФ,зачем еще пересинхронизировать?Неужели на выход ЦФ сигналы подаются абы как?