ЦАП своими руками (вторая ветка)

[Kompros]

Т.к. предыдущая ветка выросла в тяжелый ствол и переводится в READ ONLY.
Чтож, выростим еще одну веточку?!

Начало первой ЦАПовой ветки
и ее окончание

Полезности:
Вопрос о токовом выходе ЦАПы
10.pdf - читать обязательно!

Ветка закрыта.
Продолжение здесь

[Амиго$]

Забил в поиск на efind.ru ради интереса PCM-63, выдал с десяток ссылок, цены от 1200 до 1900 руб. Это все подделка наверное ?
ссылка поиска: http://www.efind.ru/icsearch/?search=pcm63

Амиго$ добавил 27.06.2006 в 02:22
Даже за 600-700 руб. есть в списке, правда оптом.

[MikeF]

Ограничение на соотношение Fs и RCKI

если имеется в ввиду стандартные 128, 256Fs, то это понятно, вопрос в другом...

Вопрос не понятен

у 1896 написано макс. частота 30МГц, однако при подаче 33,8688 работает, аналогично и 4392 - макс. 27,7 будет ли работать от 33,8688?

[Kompros]

MikeF
Я бы так резюмировал изложенное в даташите относительно RCKI для SRC4392: RCKI может быть от 512kHz до 50MHz, но обязательно быстрее (минимум в 128 раз) самой медленной используемой Fs.

[MikeF]

это точно справедливо для 4192, а вот у 4392 макс. частота 27,7. и это слегка настораживает - ведь написано что ядро от 4192...
кто-нибудь пользовал 4392?

[Kompros]

это точно справедливо для 4192

поправил

[Эx, залужу...]

Амиго$ А ты попробуй их купить. На e-find`e всего лишь устаревшая информация. Нет их нигде давно, да и не будет.

кто-нибудь пользовал 4392?

Вряд ли. Она только появилась, у нее достаточно разветвленная внутренняя структура, чтоб только разобраться - время нужно, к тому же, чтоб запользовать - еще и программить контроллер нужно.

А 4192 уже лучше 1896 хотя бы тем, что для 4х не надо внешних делителей городить, она мастером и в этом режиме работает, к тому же у нее вроде бы 28бит внутренняя разрядность, в отличии от 25-ти у 1896.

Эx, залужу... добавил 28.06.2006 в 00:43

ведь написано что ядро от 4192...

Возможно, данное ограничение вызвано конструктивными особенностями, там помимо ресамплера еще много чего на кристалл запихали. Но лучше осведомится на эту тему в саппорте ТИ.

[Амиго$]

А ты попробуй их купить. На e-find`e всего лишь устаревшая информация. Нет их нигде давно, да и не будет.

Этого я не знал.

[MikeF]

А 4192 уже лучше 1896 хотя бы тем, что для 4х не надо внешних делителей городить, она мастером и в этом режиме работает

мило я еще сильно не вчитывался, не знал

MikeF добавил 28.06.2006 в 10:16

Возможно, данное ограничение вызвано конструктивными особенностями

тоже так подумал

[aal]

Собрал (на 2-х сторонней заводского изготовления плате с моей разводкой) ЦАП на PCM2706. Схема почти даташитовская (бусин понатыкал + на питание клока плёнка). Попутал D+ и D- USB при рисовании схемы. Перепоял и всё пошло. Разводил под I2S выход на разъём, а аудио даже пятаки не вывел. Пришлось для прослушивания прям к ногам пояться. Послушал (PCM2706 - через 100мкф, без оу) в наушниках. На первый взгляд всё есть: низов много и верха не занижены, но в сравнении с а2 в ресемплиге на 24/96 всёжь замылено немного. Но всё равно много лучше интегрированного... (ИМХО)

Посмотрел SCLK в 4 раза выше BCK (256 Fs).... (в режиме I2S)....

[err_serhio]

Значит синхронные 4х с ad1896 возможно? И как это реализовать?

[Эx, залужу...]

err_smart

Значит синхронные 4х с ad1896 возможно? И как это реализовать?

33.8688 MГц генератор, и делители для выходного порта в slave (на BCK = 11.2896МГц и на LRCK =176.4кГц). Естественно и источник должен быть засинхронизирован от этого генератора.
В зависимости от ЦАП еще понадобится разделитель потока для большинства мультибитов.
Крайне рекомендуется не заниматься геморроем, а купить нормальный ЦФ

[err_serhio]

Крайне рекомендуется не заниматься геморроем, а купить нормальный ЦФ

Это, к сожалению, невозможно пока. Источник (pcm2707) также невозможно синхронизировать с чем-либо. Он строго мастер. Я просто думал что что-то упустил про AD1896 но выходит что нет. В такой ситуации остается только использовать SRC4192, сконфигурировав ее выход как мастер с 128Fs. При входе с 256Fs получим двухкратную синхронную передискретизацию. Надеюсь фильтра второго порядка хватит для фильтрации выхода ЦАПа?

[Эx, залужу...]

err_smart Раз источник
невозможно синхронизировать
то и
двухкратную синхронную передискретизацию
получить не выйдет ни с 4192 ни с 1896.

Надеюсь фильтра второго порядка хватит для фильтрации выхода ЦАПа?

С 8х хватает с натяжкой. С 2х не хватит точно. Либо резать сильно ниже и помимо ограниченной полосы поиметь фазовый сдвиг с середины диапазона.

[MikeF]

без делителей можно ad1896 запустить с 3x (кварц на 33,8688) мастером на 256f или 4192 (кварц на 16,9344) мастером на 128f, всё же полегче будет отфильтровать. а поток разделить рваным клоком, не так уж это и фатально с учетом "легкодоступности" фильтров npc

[err_serhio]

Смотрите как получается - имеем I2S 256Fs мастерклок входного сигнала подаем на вход Reference clock SRC. Конфигурируем выход как 128 от Reference clock. Получаем двухкратную передискретизацию.

А вот еще - может сделать асинхронный реклок I2S перед SRC и джиттер убьем и синхронный режим сделать получится. Как вообще сделать реклок I2S?

[MikeF]

как это асинхронным реклоком сделать синхронный режим?
асинхронный лучше не делать, я как-то пробовал у меня какие-то пощелкивания возникали да и перед src делать его не к чему, надо после...про pcm2707 я вообще ничего не знаю, это с usb работает?

[err_serhio]

Просто если сделать реклок и дним кварцем с разными делителями пораздавать такты разным блокам будет нормально по-моему.
Короче что лучше - асинхронный реклок перед SRC и синхронные ее режим или асинхронные режим самой SRC?

pcm2707 это УСБ ЦАП с выходом в формате I2S.

[Эx, залужу...]

Короче что лучше - асинхронный реклок перед SRC и синхронные ее режим

Бред. Не получится синхронного режима с асинхронным реклоком перед SRC, а получится только стабильный плотный поток ошибок в виде постоянной ресинхронизации на входном порте SRC.

[err_serhio]

Lynx в ответ на вопрос:

AD1896 периодически проверяет соотношение вх/вых портов для получения коэффициента => чем стабильней будут сигналы на слейв-портах (на порт в мастере мы повлиять все равно не можем), тем стабильней будет коэффициент => реклокнуть сигналы по слейв-портам, ИМХО, стОит.

писал

только эта стабильность должна быть порядка 1\4 периода тактовой частоты, т.е. примерно 7нс или 7000пс. при нестабильности менее чем указанная величина и работе в синхронном режиме пересинхронизация сигналов на входе просто бессмысленна.

Значит ли это что при приемлимом джиттере входного сигнала (ну допустим 200 нс) и боллее-менее стабильных друг относительно друга кварцах связуемых блоков синхронный рехим 1896 возможен?

[Kompros]

err_smart
Для синхронного режима необходимо чтобы обе части SRC тактовались синхронно. Если это условие опущено, то, как не крути, режим будет асинхронный.