ЦАП своими руками (третья ветка)

[Kompros]

Продолжаем.

Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание

Полезности:
Схемы генераторов: application-notes.pdf

Ветка закрыта.
Продолжение здесь

[kerya1]

Понимаю что не в тему но спрошу есть ли понельки для микросхем в корпусах SSOP ? и где их приобрести

[Ромыч]

Не. Нормально вполне. Подтягивать выходы ЦАП резиками не надо. Ухудшишь режим работы модуляторов цапа. Если бороться с постоянкой, то только двумя способами: балансировка выходного опера или кондер.
Я лично забил на постоянку, у меня там все равно фильтр все отсекает. И мой усилок имеет интегратор, способный "сожрать" +- 100мВ.

Поясни плиз, чем тут ухудшается режим работы модуляторов? Резисторы цепляются к максимально "чистой" точке питания - к плюсовому выводу фильтрующего +5В кандера (BG FK 47 мкф), и через них протекает "лишняя" часть тока покоя модуляторов (0,03 мА из 1 мА). А модулятору принципиально пофиг, куда "потечет" его ток - на +5В или на операционник.

[Lexus]

Приветствую всех!
Никто мне не подскажет по такому вопросу? Задумался о приобретении ЦФ SM5847, останавливает только одно – теоретически возможные проблемы при пересинхронизации данных перед микросхемами ЦАП в виду наличия приличных задержек/опережений выходных сигналов BCLK и WCLK относительно друг друга. Вроде бы, появилось разумное решение – сформировать новые частоты для BCLK и WCLK от тактового генератора. Но как в данном случае достичь совмещения сигналов DATA_L и DATA_R от SM5847 с новыми сигналами BCLK и WCLK? Я так понимаю, что, например, при «сбросе» ЦФ какое-то время сигналы на его выходе появляться не будут, но в это же время BCLK и WCLK будут продолжать генерироваться. Подозреваю, что в таком случае положение сигналов BCLK и WCLK относительно DATA_L и DATA_R будет неверное, со всеми вытекающими последствиями. Аналогичная ситуация, как понимаю, возможна и при включении схемы и транспорта.
Существует ли вариант решения данной проблемы без добавления в схему ПЛИС?

[Eugene Balakin]

останавливает только одно – теоретически возможные проблемы

ИМХО - проблемы нужно решать по мере поступления - умозрительные проблемы - это - типа- горе от ума Никаких таких проблем на практике нет - все пресинхронизируется на ура в синхроннной системе - это совершенно неразумно ИМХо - решать несуществующие проблемы

[Audiomaniac]

Lexus,

Пересинхронизировать только WCLK.

[Lexus]

ИМХО - проблемы нужно решать по мере поступления - умозрительные проблемы - это - типа- горе от ума

Как уже кто-то говорил: "Лучше горе от ума, нежели от его отсутствия". Просто мне не хочется спроектировать четырехслойную плату, которая недешево стОит, чтобы потом выявить безграмотные ошибки в схемотехнике и "перепахать" заводскую плату.

Никаких таких проблем на практике нет - все пресинхронизируется на ура в синхроннной системе - это совершенно неразумно ИМХо - решать несуществующие проблемы

Раз так, то хорошо.

Пересинхронизировать только WCLK.

Я думал об этом. Наверное, следует предусмотреть такой вариант.

Большое всем спасибо!

Добавлено через 3 минуты
Да, еще хотел спросить. У SM5847 действительно такой нестандартный шаг выводов - 0.8 мм?

[Eugene Balakin]

У SM5847 действительно такой нестандартный шаг выводов - 0.8 мм?

У этой микрули СТАНДАРТНЫЙ корпус, и называется он 44-pin plastic QFP - присуствует в бибилиотеке любого нормального трассировщика.

[belka]

Как уже кто-то говорил: "Лучше горе от ума, нежели от его отсутствия". Просто мне не хочется спроектировать четырехслойную плату, которая недешево стОит, чтобы потом выявить безграмотные ошибки в схемотехнике и "перепахать" заводскую плату.

Надо делать макеты , прежде чем что-либо заказывать на производстве . Ничего не придётся "пахать"

[SergioT]

Приветствую всех!
Никто мне не подскажет по такому вопросу? Задумался о приобретении ЦФ SM5847, останавливает только одно – теоретически возможные проблемы при пересинхронизации данных перед микросхемами ЦАП в виду наличия приличных задержек/опережений выходных сигналов BCLK и WCLK относительно друг друга. Вроде бы, появилось разумное решение – сформировать новые частоты для BCLK и WCLK от тактового генератора. Но как в данном случае достичь совмещения сигналов DATA_L и DATA_R от SM5847 с новыми сигналами BCLK и WCLK? Я так понимаю, что, например, при «сбросе» ЦФ какое-то время сигналы на его выходе появляться не будут, но в это же время BCLK и WCLK будут продолжать генерироваться. Подозреваю, что в таком случае положение сигналов BCLK и WCLK относительно DATA_L и DATA_R будет неверное, со всеми вытекающими последствиями. Аналогичная ситуация, как понимаю, возможна и при включении схемы и транспорта.
Существует ли вариант решения данной проблемы без добавления в схему ПЛИС?

Проблема высосана из пальца, для подстраховки можно предусмотреть возможность инверсии такта кот. поступает на регистр реклока и все.

Добавлено через 40 секунд

Приветствую всех!
Никто мне не подскажет по такому вопросу? Задумался о приобретении ЦФ SM5847, останавливает только одно – теоретически возможные проблемы при пересинхронизации данных перед микросхемами ЦАП в виду наличия приличных задержек/опережений выходных сигналов BCLK и WCLK относительно друг друга. Вроде бы, появилось разумное решение – сформировать новые частоты для BCLK и WCLK от тактового генератора. Но как в данном случае достичь совмещения сигналов DATA_L и DATA_R от SM5847 с новыми сигналами BCLK и WCLK? Я так понимаю, что, например, при «сбросе» ЦФ какое-то время сигналы на его выходе появляться не будут, но в это же время BCLK и WCLK будут продолжать генерироваться. Подозреваю, что в таком случае положение сигналов BCLK и WCLK относительно DATA_L и DATA_R будет неверное, со всеми вытекающими последствиями. Аналогичная ситуация, как понимаю, возможна и при включении схемы и транспорта.
Существует ли вариант решения данной проблемы без добавления в схему ПЛИС?

Эта проблема для 5847 высосана из пальца, для подстраховки можно предусмотреть возможность инверсии такта кот. поступает на регистр реклока и все.

Добавлено через 3 минуты

У этой микрули СТАНДАРТНЫЙ корпус, и называется он 44-pin plastic QFP - присуствует в бибилиотеке любого нормального трассировщика.

При использовании посадочного места из стандартной библиотеки при ручной пайке пальником (в т.ч. от паяльной станции) будет несколько неудобно. А шаг абсолютно стандартный, просто контактные площадки надо сделать чуть длиннее чем стандартные.

[Kompros]

Любителям S/PDIF - новинка от TI: DIR9001

[belka]

На первый взгляд явно морально устаревший прибор ... Нет режима слэйв , или я не дочитал что то ? Или это специально для радиолюбителей сделано ?

[aal]

Low-Jitter Recovered System Clock: 50 ps
Selectable Recovered System Clock: 128 fS, 256 fS, 384 fS, 512 fS
No External Clock Required for Decode
Includes Actual Sampling Frequency Calculator (Needs External 24.576-MHz Clock)
Functions Similar and Pin Assignments Equivalent to Those of DIR1703

Судя по странице 6 может выдавать с внешней частотой, а не востановленной. Но тогда востановленную можно отследить только по BFRAME.

Белка так ведь большинство цапы под 44/16 лудят, так что не такая уж и устаревшая....

И на мой взгляд: мс более интересная, чем cs8416 хотябы отсутствием фильтра деемфазиса. (как он реализован в 8416?)

[Eugene Balakin]

Судя по странице 6 может выдавать с внешней частотой, а не востановленной. Но тогда востановленную можно отследить только по BFRAME.

Если я правильно понял - если 9001 использолвать как СПДИФ приемник, то его работа возможна только с восстановленной мастер частотой ( из СПДИФ), если выбран режим ХТИ - то выходные данные мьютируются - таблица 2.

[Kompros]

если выбран режим ХТИ - то выходные данные мьютируются - таблица 2

КГБычно.
Судя по всему, основная задача DIR9001 - закрыть дыру в ассортименте от предыдущих DIRок.

А "современнный" SPDIFный прибор у TI уже есть - DIX4192.

[Инквизитор]

Наконец то они отказались от уродского SPACT

[Роман М]

Цитата из описательной части на 24-ку:
" Электролитические конденсаторы, используемые для блокировки цифрового питания и питания цифровой части ЦАП – Rubycon Black Gate PK или Sanyo OS-CON SA. В фильтрах питания генератора и фильтре шума ИОН AD586 желательно применять конденсаторы Black Gate, поскольку они обладают минимальным «емкостным» шумом по сравнению с другими типами электролитических конденсаторов.
В цепях питания аналоговой части ЦАП и ОУ желательно применять блокирующие емкости типов Black Gate FK или NX, характеризующиеся не только малым «емкостным» шумом, но и высокой степенью собственной линейности." причем BG в цифру рекомендуются первым номером, и на фото готового изделия в цифре далеко не Os-con Да и точно помню во времена 20-ки Дмитрий "ругал" BG за вносимую отсебятину, как он выражался - "теплый звук"

На фото просто один из вариантов исполнения L24 и видимо не авторский вариант. У меня в цифре L24 стоят осконы, в аналоге BG FK, кое-где BG NX. Я бы не сказал что звук от этого "теплый". Все очень субъективно, кроме того помимо кондов есть много других факторов больше влияющих на характер звучания.

[Dmitry Korneev]

Очень сильно влияет на звук выход, а именно схемотехника.

[aal]

Собрался сделать простенький девайс с PCM2706 > AD1896 > AD1866. Но так как для AD1896 MCK > 138 Fs_out. То нужно умножить частоту на 3, чтоб получить 33/36 мГц для 4х.
Заглянул на TI & AD : нет ничего простенького. Конечно можно SN65lvds150 (F=6*Fin) > lvds32 > F/2. Но это дорого да и шумновато.
Из аналога нашёл только AD4360-8, но софт управление + 65 МГц минимум на выходе.
Оба эти решения под 10..15 баксов вылезут, дороговато.
Может кто пользует дешёвый (без притензий) умножитель который можно сконфигурить перемычками для умножения на 3?

[Kompros]

aal, как вариант - оставь вход AD1896 в слейве, а саму AD1896 и ее выход тактуй от удобного гена.

[aal]

Да это-то понятно. Я другой вариантик прорабатываю с SM5813 (подороже но без гемора с частотой). Но тут другая заморочка: RJ вход у неё, а PCM2706 I2S только выдаёт. То бишь или ставь туже 1896 для преобразования формата или на рассыпухи сдвиг с итнверсией на 17 тактов для LRCK делай. А хочется то красиво сделать.