Посадим и здесь - глядишь еще ствол выростет.
Корни
Первый ствол
Второй ствол
Третий ствол
Четвертый ствол
Обладателям Вегов- см. ниже англоязычный даташит на LC7881 / LC7881M (получен был по ссылке отсюда: http://forum.ixbt.com/0047/001933-12.html#325 )
Продолжение здесь
Последний раз редактировалось Kompros; 21.09.2009 в 21:24.
Kompros, формат точно совпадает, все биты данных на своем месте?
Там тоже осцем можно все увидеть, один луч на lrck или bck, второй на data, получается почти картинка с форматом, почти как в даташите.
Выхлоп нужно вешать в максимальной близости
ЙЕС!
Про модуляторы - посмотреть в даташите.
Что-то не того с MCLK - на входе слишком слабый уровень, в районе 0,5 В (точно не помню), тогда как остальные - честные 2,5.
А сколько частота и какая полоса у осца? В штатной схеме кварц висит на проце, на цапе или там отдельный генератор?
Осц С1-112.
По паспорту до 20МГц.
В даташите ни слова про Vref которое нужно, чтобы рассчитать подпитку (см. даташит на AD1955).
Поизучаю еще, но не помню, чтобы на 1798 чего-то подобное было.
Кстати, в выхлопе снял питание и заземлил Vocm - играет также.
На входных линиях (ну, выход ЦАПы - вход выхлопа) висит постоянка 1В. Может это оно? А учитывая пульсации в питании выхлопа - получаем лажу на выходе ЦАПы? Тогда если принять Vref за 1В и запитать в модуляторы 4мА с чистого питалова аналоговой части ЦАПы, то все должно устаканится?
Пьезик (33,86) сидит на сервопроцике. Сервопроцик сам делит на 2 и кидает на ЦАП - их-то я и кушаю.
Сейчас подключены в параллель оба ЦАПа: штатный и 1798.
Штатный LC78815 играет номано, а вот 1798 выеживается.
Попробую еще выхлопные проводочки заэкранировать, может полегчает.
Или резючки в разрыв вставить?
Dark Abbat, скачал даташиту на ПЛИС. Питание действительно 3,3В. Порты действительно хавают лог. уровни 5, 3,3 , 2,5 В :o . Не очень подробно изучал доку поэтому не понял, а как на выходе формируются лог. уровни 5 В ?
Можно поточнее, какой код на mode1(2) соотв. каждому входу?
Вопрос про 8412. Зачем вы вывели ее 17 выв. (м3) на переключатель? Ведь м3=1 (спец режим) не имеет практического применения в ЦАП. Или есть в этом какой-то смысл?
И еще вопрос. Выв. 6 (с0 -проф./пользоват. режимы) ни к чему не подключен, так и должно быть?
Kompros, V ref обычно половина питания (+/- сотня другая милливольт). Ладно, щаз какчну даташит, утром посмотрю.
Есть все-таки еще подозрение, cудя по кошмарному спектру, что у тебя старшие биты прохериваются, т.е. формат выхода процика, например LJ, а формат входа на цапе I2S или RJ. Смотрел-менял?
С форматами на 1798 баловался - заводится только при стандартном RJ 16 бит.
Если есть даташит на штатную ЦАПу LC78815M - она работает в режиме согласно Figure 3 (SYSCLK и DATAR - LOW).
mode1 mode0Можно поточнее, какой код на mode1(2) соотв. каждому входу?
0 0 - Spdif
0 1 - I2S
1 0 - USB
1 1 - Sync SPDIF (в данной модели на этот режим на панель не выводится, переключается только с платы)
Kompros,
ты ЦАПу к АСУСу прикрутил чтоли ??? и тактуешь фсе от пьезика сидюка ???
ditter
Неа, я пока Creative старенький мучаю.
1798 тактую действительно с штатного пьезика (точнее с сервопроцика, кушающего с пьезика: пьезик на 33,86, а MCLK на 16,93) - просто хочу с отдельными блоками разобраться, а уж потом соберу все в кучу.
Вопрос по адумам. Как я понял самый рулез это CRW(Z), но что такое Z я не понял. Z = Pb-free part. Что это значит?
Это значит, что он не содержит свинца. Берегите природу - мать вашуZ = Pb-free part
В точку!
The time is gone, The song is over, Thought I*d something more to say...(Pink Floyd - Dark Side Of The Moon - Time - 1973)
Kompros, в отсутствии сигнала втекающий ток в цап из даташита должен быть 3.5ма. Если смотреть там же рекомендуемую схему выхлопа, непонятно, каким макаром это будет осуществляться и откуда он там будет втекать, так как неинвертирующий вход сидит на земле, и потенциалы на инв.входе и выходе опера по той схеме тоже около нуля. Скорее всего потягивающие резюки внутри цапа. И в твоем случае Vocm нуно сажать на землю. А чего ты до этого подавал на Vocm и откуда?
И, может быть, даже скорее, что дело не выхлопе.
Вообще, не мучился бы ты с этим хитрым I2S с-непонять-каким-форматом, прикрути к цапу dir`ку, соедини по спдиф, генератор к цапу и поверху все насквозь засинхронизируй от него - будет не хуже, чем по i2s напрямую, и не будет никакого гемора 48-битклоковым форматом.
Lynx относительно ADшек говорил, что при отсутствии специального питания оно будет подтягиваться через резюки обратки I/V конвертора.
Я могу померять, но когда: на тишине или когда компашка не играет?
Сначала на Vocm кинул около 2В через делитель с питания выхлопа.
Потом заземлил.
Ты о 1798 или о том, что уже после?И, может быть, даже скорее, что дело не выхлопе.
Вроде с "после" ужу разобрались (за исключением питания модуляторов).
Не слишком просто будет?прикрути к цапу dir`ку, соедини по спдиф, генератор к цапу и поверху все насквозь засинхронизируй от него - будет не хуже, чем по i2s напрямую, и не будет никакого гемора 48-битклоковым форматом.
Если честно, то я не знаю, что будет проще - придется линию передачи клока городить, а я пока в этом вопросе даже и не пытался начать разбираться.
Новости проекта DAC5v5.
Хорошие
1.Плата наконец то изготовлена, возможно выложу ее фотографии на своей странице.
2.Нашел место, где имеются кварцы 33,8688 МГц 1 гарм. Также там могут изготовить кварц любой частоты в любом корпусе от 1 шт.
www.dart.ru
Плохие
1. Весь запас ПЛИСок, включая ту, что стояла в макете пришлось ухнуть в проект не имеющий отношения к звуку. Как назло местные поставщики не желают их вести из Москвы. Придется идти на поклон к бывшему руководителю моей так и не написанной диссертации с мешком техасовской халявы
2. Эфо уже неделю как не выставляет счет. Похоже не хотят возиться с мелочью. Я у них заказал несколько ПЛИСок и генератор Gollege
3. С-МАС отказался изготавливать ЭСЛ генератор
Новости проекта DAC6
Вчера заложил основы этого проекта. Предполагается, что ЦАП будет состоять из 3-х независимых частей: приемного блока, блока фильтрации и блока цифроаналогового преобразования. обмен данными между блоками будет производится по шине LVDS I2S. Блок фильтрации будет выполнен либо на DSP, либо на FPGA достаточного объема. Блок цифроаналогового преобразования - на AD1865, преобразователь I/U и фильтр - на дискретных элементах.
И еще новость, которую нельзя отнести ни к хорошей, ни к плохой. Вчера пришли наложенным платежом конденсаторы Elna silmic, которые я заказал в Интертехнике еще в январеЕстественно, оплачивать я их не стал.
Dark Abbat, интеррресно...
Про блок фильтрации не понял. Т. е. сам цифровой фильтр будет реализован в ДСП? Смело! А чем 1896 не угодил?
Почему вы решили делать И/У на дискрете?
Плата наконец то изготовлена, возможно выложу ее фотографии на своей странице.
А вот за это
Kompros,
Это я в смысле, что может это и не твой выхлоп виноват - а просто с процика какой-нибудь LJ прет. В даташите на 1798 что-нить сказано про 48BCK? Я с ходу не разглядел.
Линия передачи клока - сильно сказано. Если несколько см, просто проводком, 10-20см - просто коаксом. Клок для проца не критичен.
У AD-шек, судя по всему, по-другому выход организован. Им смещение на выход надо извне подавать. Соотвественно в даташите на 1853 неинвертирующий вход I/U посажен на (приблизительно) 2.5В (Vref). Похожий потенциал будет присутствовать и на инвертирующем входе.
У 1955 выходы еще и доп. резюками смещаются.
PCM-у твоему это пофиг, т.к. неинвертирующий вход i/u в даташите сидит на земле и никаким резюками в плюс не пахнет. Значит у него все внутри.
Диф. опера смещать лучше через Vocm - cоответственно и сажай его на землю.
Попрбуй еще после твоих 15см по входам опера маленькие резючки ом по 50 поставить -вплотную к ногам входов. От возбуда может спасти.
И откуда у тебя пульсации в питании, если везде стабы стоят?
Просто на FPGA можно реализовать значительно более совершенный фильтр. 1896 как бы она не была хороша, все же уступает по звуку SM5842. А разделение блоков- для уменьшения взаимных помех между ЦФ и ЦАП.Про блок фильтрации не понял. Т. е. сам цифровой фильтр будет реализован в ДСП? Смело! А чем 1896 не угодил?
Почему вы решили делать И/У на дискрете?
I/U - на дискрете по причине того, что в этом случае можно избавиться от ООС.
Я тут упоминал LC78815M в связке с HD49235FS - это не верно, вместо LC78815M следует читать TDA1306AT. Сорри.
Что касется форматов, то все было указано правильно - TDA1306AT работает в таком же режиме (даташит, стр.16 "LSB FIXED FORMAT 16 BITS", что нынче принято называть правым выравниванием MSB firs) и BCK те же 48 бит.
48 бит вычислены согласно даташитам следующим образом.
Сервопроц может выдавать 48 и 64 бит. При этом в режиме 48 бит данные выдаются MSB first, а при 64 бит - LSB first. В то же время TDA1306AT понимает только MSB first (см. Figure 7), которые сервопроц может выдать только в 48-ми битном режиме.
Для уточнения были замеряны реальные MCK и BCK: 16,93 и 2,117 соответственно (правда я с осцы рассчитал 16,6 и 2,27 - бум считать, что это погрешность измерений ;) ).
Имеется и небольшая нестыковка.
HD49235FS выдает данные по спаду BCK, что явно указано в даташите (см. Figure 22,24).
TDA1306AT принимает данные по подъему BCK (см. Figure 8).
Причем все это работает без каких-либо проблем.
Сегодня собираюсь ешо опытов поставить - о результатах сообчю.
Добавлено Пт Июл 23, 2004 17:48:
Итак.
Инвертнул BCK.
Подал DATA отдельным коаксиалом с оплеткой заземленной на ЦАПе.
На плате выхлопа поставил входные резюки на 332 Ом.
Расплел витую пару - ту длинную, что от выхода ЦАПы до выхлопа.
Усе играет.
Правда сделал это только на одном канале (типа, попробовать) - поэтому играет лишь моно, но номано.
Всем пасибо за сочувствие и участие!
Эксперименты продажаются!
Dark Abbat,
У меня следующая ситуация:
Проигрыватель Sony с сервоконтроллером CXD2545Q.
На штатном ЦАПе висит кварц, понятия не имею какой частоты.
Есть ЦАП без цифроники, с которого через гальв.развязку можно взять клок 33Мгц и также через развязку подавать сигналы LD,RD,LE и BCLK.
Хочется:
1. Принимать сигнал I2S от сервоконтроллера CXD2545Q или I2S LJ со звуковой карты Creative SB128PCI,
2. Фильтровать цифрово в AD1896,
3. Преобразовывать в удобоваримый для ЦАПов формат,
4. Подавать на ЦАП.
По моим представлениям ПЛИСина должна уметь:
1. Принимать сигнал I2S и I2S LJ.
2. Преобразовывать I2S LJ в I2S.
3. Уметь выбирать из этих 2ух сигналов один. (видимо в зависимости от лог. уровня на какой-нибудь ноге)
4. Отсылать выбранный сигнал на AD1896
5. Задавать режимы работы 1896. (достаточно одного хорошего варианта)
6. Принимать отфильтрованные сигналы от AD1896.
7. Преобразовывать полученные сигналы в формат ЦАПов от Аналога.
8. Посылать преобразованные сигналы на ЦАПы.
Кроме этого ПЛИСка также должна уметь:
9. Тактировать Соню, SoundBlaster и AD1896.
Правильно ли я все представляю?
Может следует подкорректировать некоторые пункты?
Посоветуй что мне лучше выбрать для этих целей?
ZugDuk, а в чем проблема? Берете dac5v5, изучаете его идеологию, изменяете что-то под себя и пользуетесь!
ПЛИС не обязана понимать ИИС , поток принимает 1896 (соотв. в ней есть переключение вх. формата). Выход 1896 также переключаемый, можно выбрать любой формат.
ПЛИС лишь разделяет поток на левый и правый каналы (либо для 18 бит, либо для 16).
Совет - попросите у Дарк Аббата ПЛИС из dac5v5.
Социальные закладки