Как поделить 768fs на 3?

[Шурик]

Нужно из 768fs получить 256fs. Как это сделать на логике? Чего посоветуете? Может схемка готовая есть?

[Шурик]

в приложенном тобой дукаменте есть таблица 3 . Время нарастания и спада . Посчитай время нарастания и спада синусоидального 33,8688 . Оно сильно больше - значит перед нами генератор с прямоугольным выходом . Если ты осциллографом видишь синус , то у осциллографа или щупа верхняя граничная частота не позволяет тебе полноценно посмотреть высокочастотный прямоугольник .

Блин, точно. А насчет осца - нет его у меня. Пока нет.

для всех цаповых применений вполне достаточно . Генератор нагрузишь на два входа , один триггеры реклока , другой вход делителя на три . Между этими выводами включи резисторы 47-100 ом звездой .

Нагрузкой будет реклок и адум1100бр. Кстати попутный вопрос: гдето читал что при применении DF1700P и 74ABT574 могут возникнуть проблемы с пересинхронизацией? Так ли это?

[Инквизитор]

Да, могут. Из-за разброса фазы BCK относительно MCLK

[Шурик]

Да, могут. Из-за разброса фазы BCK относительно MCLK

И как это побороть? Появилась идейка(наверное глупость- но на ошибках учатся): DF1700->ABT574 с реклоком в 384fs->ADuM->ABT574 с реклоком в 768fs?

[belka]

И как это побороть?

, не использовать BCK выходящий из ЦФ , а сделать свой , полностью синхронный с MCLK

[Шурик]

не использовать BCK выходящий из ЦФ , а сделать свой , полностью синхронный с MCLK

И как это реализовать на практике? MCLK я так понимаю это 386fs? и из него получить BCK?

[vizzy]

И как это реализовать на практике? MCLK я так понимаю это 386fs? и из него получить BCK?

Мастерклок это 768fs, 384 это тактовая фильтра. Делением на 3, 256fs должно получиться.

[Шурик]

Мастерклок это 768fs, 384 это тактовая фильтра. Делением на 3, 256fs должно получиться.

А почему именно 256, а не 384? Это и есть ВСК?

[ZugDuk]

Поделить счетчиком

[MikeF]

MikeF, хорошо бы в человеческом виде всё выкладывать .

это достаточно человечно?

[vizzy]

А почему именно 256, а не 384? Это и есть ВСК?

В кадре 64 бита, частота кадров в 8 раз больше исходной частоты искретизации: 64*8fs=256fs.

[Шурик]

В кадре 64 бита, частота кадров в 8 раз больше исходной частоты искретизации: 64*8fs=256fs.

В общемто 64*8=512. Или я чегото не понимаю? По даташиту 384fs тактовая фильтра, причем указано Т/2- то есть ВСКО должно быть 192fs? Если ВСКО делать на 256, то не будет ли асинхронности? Разясните пожалуйста поподробней.

[Эx, залужу...]

В кадре 64 бита, частота кадров в 8 раз больше исходной частоты искретизации: 64*8fs=256fs.

На выходе ЦФ (8Fs) в кадре 32 или 24 бита. Там по каналам разные выходы.
Для SM5842 при 384Fs mclk - BCK на выходе 192Fs, кадр 24 BCK, при 256Fs mclk - BCK 256Fs, кадр 32 BCK. BCK в режиме BURST, выдается только на время следования занчащих данных.
Для BB-шных фильтров те же тенденции ( кроме рваного клока), в общем если есть генератор 33.8688, то для циф. фильтра лучше пользовать 384Fs, при полном реклоке после ЦФ всех сигналов меньше проблем будет с пересинхронизацией BCK, так как его частота при 384Fs mclk ниже, чем при 256.

[Шурик]

На выходе ЦФ (8Fs) в кадре 32 или 24 бита. Там по каналам разные выходы.
Для SM5842 при 384Fs mclk - BCK на выходе 192Fs, кадр 24 BCK, при 256Fs mclk - BCK 256Fs, кадр 32 BCK. BCK в режиме BURST, выдается только на время следования занчащих данных.
Для BB-шных фильтров те же тенденции ( кроме рваного клока), в общем если есть генератор 33.8688, то для циф. фильтра лучше пользовать 384Fs, при полном реклоке после ЦФ всех сигналов меньше проблем будет с пересинхронизацией BCK, так как его частота при 384Fs mclk ниже, чем при 256.

Спасибо. Вот теперь ясно и понятно, на счет ВСК. А вот стоит ли делать ВСК с генератора а не брать ее с цф?

[vizzy]

Мда, обсчитался немного, бывает

[Шурик]

Мда, обсчитался немного, бывает

Согласен,бывает.

Тут наткнулся на буржуйскую схему-там они WCKO тактируют?! Так какой же сигнал критичен к джитеру?

[Эx, залужу...]

Так какой же сигнал критичен к джитеру?

Для дельтасигм - MCLK, для параллельных - Latch Enable. Но, говорят, полезно, когда все сигналы на входах ЦАП чисты и синхроннны.

А вот стоит ли делать ВСК с генератора а не брать ее с цф?

Можно и так и так. Если генератор 768Fs (33.8688) то 192Fs BCK можно и через триггер пропустить ( я так и делал и никаких проблем не имел), а вот если 16.9344, а BCK после фильтра 256Fs, то тут уже могут быть проблемы, лучше от генератора формировать. Опять же озаботившись, чтоб фронты cформированного BCK не попадали на фронты смены состояний на DATA, а фронт такта реклока на спад LE.

[Шурик]

Для дельтасигм - MCLK, для параллельных - Latch Enable. Но, говорят, полезно, когда все сигналы на входах ЦАП чисты и синхроннны.

Понял.

Если генератор 768Fs (33.8688)

Именно такой и будет.

то 192Fs BCK можно и через триггер пропустить ( я так и делал и никаких проблем не имел),

То есть все сигналы с DF1700 можно на прямую на реклок 74АВТ574 запускать? Проблем не должно быть?
Кстати заказал микрухи 74АВТ574ADW - у нее корпус соик 16 выводов, а всхемах видел только 20, наверное различие в количестве входов и выходов?

[Эx, залужу...]

То есть все сигналы с DF1700 можно на прямую на реклок 74АВТ574 запускать? Проблем не должно быть?

Можно. На случай проблем, нужно предусмотреть инвертирование клока - на ЦФ с делителя подаем прямой, если видны траблы (фронт на фронт на реклоке) - инверсный.

[Шурик]

если видны траблы

На слух это определяется? А то смотреть нечем.

[vizzy]

Кстати заказал микрухи 74АВТ574ADW - у нее корпус соик 16 выводов, а всхемах видел только 20, наверное различие в количестве входов и выходов?

Не может такого быть. Где-то ошибка. В Техасовских даташитах проскакивают ошибки с числом ног.