И сново здравствуйте!
Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание
Третья ветка и ее окончание
Полезности:
10.pdf - читать обязательно!
И сново здравствуйте!
Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание
Третья ветка и ее окончание
Полезности:
10.pdf - читать обязательно!
Последний раз редактировалось Konkere; 19.02.2012 в 01:15. Причина: Ссылки поправил.
В постах 824 и 837 разные конструкции! ЦФ тоже разные немного 5847 и 5842, соответсвенно.
Привет Денис. Я проверил проект ПЛИС. Ничего подобного быть не должно. Вот выкладываю файл для прошивки.
Вот, я недавно тыкал осциллографом на выход 5847, сконфигурированный для работы с 20-битным ad1862. Снимал правда bcko, wcko, но очень похоже на Ваш вариант.
Александр.
Kompros, а где прописано это требование к таймингам PCM63? Что-то в даташите не видел.
Lexus, см. в даташите примечания для картинки с таймингами.
Может у меня даташит "неправильный" или я чего не так понимаю, но под картинкой идет речь только о прерывающемся клоке во время загрузки слова данных и о требованиях к продолжительности низкого и высокого уровней LE.![]()
Lexus
То, что защелкивание данных происходит по спаду LE явно указано на диаграмме и в пятом примечании.
В первом примечании указано, что битклок прерывать можно, но ПОСЛЕ спада LE, а значит нельзя прервав битклок "отодвинуть" последний бит данных от спада LE.
Как сказал коллега Kompros, преобразование начинается после спадающего фронта LE. На втором фото (рабочий девайс) перед этим спадом 11 битов, как и должно быть для выходного формата в 20 бит. В первом спад происходит почти с началом данных, думаю этот сдвиг между сигналами и есть причина некорректной работы ЦАП.
duss1981, в данном случае считать биты следует по битклоку справа налево от спада LE и представляют интерес лишь первые двадцать бит.
Здесь же, важно не то, что находится слева от пачки данных и справа от спада LE, но то, что пачка данных не прижата своим правым краем к спаду LE - именно поэтому данные не будут загружены в ЦАП корректно.
Kompros, на выходе SM5842/7 формат BCKO Burst. То есть, за один период LE клоков BCLK столько, сколько разрядность выходных данных. Поэтому без разницы, куда сдвинуты данные.
Посмотрите выше, коллега And$er с работающего ЦФ снимал диаграммы.
У меня такое ощущение что на осцилограмме из 845 поста, сигнал LE инвертирован. Перед подъемом LE 11 bit. Как по даташиту и о чем я писал.
Подскажите, у меня в ЦАПе "временно" 1244 стоит в лепестковой панельке, обязательно ли впаивать его (фильтр)?
Если работает нормально, то и пусть работает. У меня 1244 стоит на такой же панельке на макетке уже несколько месяцев, никаких сбоев. А цанговых панелек под такой корпус я не видел ни разу - слишком плотное расположение выводов.
Скажем так, если цап отлажен и более в него лезть и что-то менять не планируется, то ЦФ можно и запаять. Но перед этим придется очень аккуратно удалить панельку, чтоб не повредить плату.
нет ничего более вечного, чем то, что замотано синей изолентой...
Lexus, дык, после ЦФ в проекте плис стоит => без разницы, куда сдвинуты данные на выходе ЦФ, но на вход к PCM63 все должно попасть согласно даташиту.
Ребята, сейчас не могу сказать точно причину, но в ПЛИС не должны происходить сдвиги данных. Сигналы идут прямо с ЦФ. Просто на работе есть только очень старый проект для ПЛИС. Дома гляну подробней что к чему.
Денис, ты уже перепрошил ПЛИС?
Это 1.778 мм (0.7", обычно 1.78 мм указывают). Есть такие панельки в Фарнелле: http://ru.farnell.com/mill-max/117-4...ket/dp/1621392 Вообще же, редкие вещи.
Lexus, каюсь, моя не прав - в первом примечании указывается на то, что при остановке битклока нельзя поднимать LE до окончания первого такта битклока, что не исключает прерывания битклока до спада LE, а значит для PCM63 при "рванном" битклоке нет необходимости ровнять данные по спаду LE.
Социальные закладки