ЦАП своими руками (вторая ветка)

[Kompros]

Т.к. предыдущая ветка выросла в тяжелый ствол и переводится в READ ONLY.
Чтож, выростим еще одну веточку?!

Начало первой ЦАПовой ветки
и ее окончание

Полезности:
Вопрос о токовом выходе ЦАПы
10.pdf - читать обязательно!

Ветка закрыта.
Продолжение здесь

[Kompros]

Dark Abbat, глючила какая-то из ранних версий, а "d" у меня работает.

[Inves]

Так. Мниния по SRC4192 разошлись... Так как она все же считает Fs в режиме мастер-выхода? Делит мастерклок на 256 или иначе?

[Viking]

Datasheet вот что говорит по этому поводу :
When either of the serial ports is operated in master mode, the
master clock is divided down to derive the associated left/
right subframe clock (LRCLK) and serial bit clock (SCLK).

[ADDED=Viking]1118404863[/ADDED]
Дальше интересней.
The master clock frequency can be selected for 256, 512, or 768
times the input or output sample rate.
Т.е. как я понял MCLK один и тот же, но на выходе получаем нужное нам 256, 512 или 768 в зависимости от конфигурации ножек.

[Kompros]

А как такая версия - в мастере SRC4192 принимает за Fs частоту LRCK с текущего слейва, т.е. если использовать режим "мастер", то и вход и выход будут работать только с одинаковой Fs заданой на слейвовом входе или выходе.

[vizzy]

Посмеемся? Уже кто-то выкладывал, но тогда речь шла о другом. Правая колонка, пред-предпоследний абзац. Мне особенно про 26-28 бит разрешения понравилось

[Эx, залужу...]

Offтопик:

Мне особенно про 26-28 бит разрешения понравилось

А мне про то, что повторять это имееют право только подписчики радиохобби. Это кто там автор, я чего то не нашел

[vizzy]

А ты угадай с трех раз

[Zyher]

Вопрос по моему в ветке еще не поднимался - как в относительно небогатых инструментарием местах померить джиттер у subj. Ну или у генератора хотя бы.

[Viking]

Вопрос по моему в ветке еще не поднимался - как в относительно небогатых инструментарием местах померить джиттер у subj. Ну или у генератора хотя бы.

В небогатых никак! Хотя кто-то в первой ветке давал ссылки вроде...

[Zyher]

Хотя кто-то в первой ветке давал ссылки вроде...

не нашёл я ..., может ткнешь пальцем, если помнишь
мне кажется можно придумать какую нить методику, типа какого нить хитрого сигнальчика форма которого после прохода через тракт поможет оценить порядок джиттера... Слышим же мы его, значит и увидеть можно IMHO

[Deniss]

PCM54 (прошу не ругацца)
Есть возможность приобрести на халяву пару сабжей. Ваши мнения? Может, кто слушал аппараты с подобным или твикал их?
Понятно, что AD1862/PCM63/.../../. многократно лучше, но все они или недоставаемы у нас, или, если доставаемы, то стОят "касмически гламурна".
Сейчас у меня сидюк на MN66271. Будет ли позитивно, если я втыкну в него РСМ54, или это замена колющего инструмента на моющее средство?
Есть ли хитрые особенности в применении (про перевод данных из сериала в параллель я в курсе)?

Спасибо заранее.

[Kompros]

Deniss,

ИМХО, возиться с PCM54 есть смысл только при жажде экзотики.

[Kolbaskin]

Стоит ли применять в послецаповом (Дельтасигма) LPF карбоновые резюки ?

[Gav]

Если делать ЦАПу на AD1955+AD811+TSH4130 Не станет ли последний узким местом?

[vizzy]

Не станет ли последний узким местом?

Врядли. Правда ИМХО в ток-напряжение логичнее было бы дифамп поставить.

[Gav]

Врядли. Правда ИМХО в ток-напряжение логичнее было бы дифамп поставить.

Я хочу по-максимому,а выше была целая дискуссия на тему ad811 vs ad8132 и вроде пришли к консенсусу,что 811 лучше.Я сейчас доваиваю мк24 от Петровского-если получиться, попробую сделать асинхронный реклокинг.

[Эx, залужу...]

Gav, дельтасигме лучше не делать реклок, а асинхронный в особенности. Синхронный ей по-барабану, джиттер на выходе все равно будет всецело зависеть от джиттера MCLK, который практически напрямую тактирует модулятор. А асинхронным только сильно все испортить можно. Дело в том, что периодически лезет ошибка с частотой биений генераторов в цапе и транспорте, и если, например, асинхронный реклок делать после ЦФ (непосредственно перед цап), то ее практически не слышно.
Но если же делать асинх. реклок перед ЦФ, то фильтр будет эту ошибку размножать по отсчетам, в зависимости от длины фильтра. Например если NPC-шному фильтру включить jitterfree режим и тактировать его от независимого генератора, что равнозначно асинхронному реклоку, то на каждую ошибку на входе будет 215 ошибочных отсчетов на выходе.
Вот здесь я у Lynx про это спрашивал, http://www.narod.ru/guestbook/index....tml=sm.txt&c=4 ( сообщение 2004-11-08 22:28:03)

В момент "нестыковки" появится ошибочный сигнал амплитудой до полной шкалы, который может быть воспринят, как щелчок. Частота таких щелчков будет равна частоте биений между синхрочастотами. Фильтр не затыкается, а работает дальше, выдавая одиночную ошибку и ее артефакты в течение 215 периодов частоты 8fs.

Даже если с 1955 используешь внешний циф.фильтр, то смысла в реклоке скорее всего тоже нет, т.к. там внутри на кристалле просто обязаны стоять регистры пересинхронизации. Максимально чистый MCLK для модулятора, вот что ей надо.

Если планируешь просто 1955, как есть, с ее родным встроенным фильтром, то ей требуется только вот что - рядышком с ней расположить генератор, чтоб он ее напрямую по mclk тактировал, и от него же кинуть шнурок с синхрой на транспорт, и дело в шляпе.

[Gav]

Gav, дельтасигме лучше не делать реклок, а асинхронный в особенности. Синхронный ей по-барабану, джиттер на выходе все равно будет всецело зависеть от джиттера MCLK, который практически напрямую тактирует модулятор. А асинхронным только сильно все испортить можно. Дело в том, что периодически лезет ошибка с частотой биений генераторов в цапе и транспорте, и если, например, асинхронный реклок делать после ЦФ (непосредственно перед цап), то ее практически не слышно.
Но если же делать асинх. реклок перед ЦФ, то фильтр будет эту ошибку размножать по отсчетам, в зависимости от длины фильтра. Например если NPC-шному фильтру включить jitterfree режим и тактировать его от независимого генератора, что равнозначно асинхронному реклоку, то на каждую ошибку на входе будет 215 ошибочных отсчетов на выходе.
Вот здесь я у Lynx про это спрашивал, http://www.narod.ru/guestbook/index....tml=sm.txt&c=4 ( сообщение 2004-11-08 22:28:03)

Даже если с 1955 используешь внешний циф.фильтр, то смысла в реклоке скорее всего тоже нет, т.к. там внутри на кристалле просто обязаны стоять регистры пересинхронизации. Максимально чистый MCLK для модулятора, вот что ей надо.

Если планируешь просто 1955, как есть, с ее родным встроенным фильтром, то ей требуется только вот что - рядышком с ней расположить генератор, чтоб он ее напрямую по mclk тактировал, и от него же кинуть шнурок с синхрой на транспорт, и дело в шляпе.

Спасибо.Я собираюсь сделать чуть похитрее.Асинхронно реклочиться будет СПДИФ дальше 8412(она на плате ЦАПы),с нее данные идут на 1853,а MCLK подается прямо с генератора.Чего не нравиться в данной схеме-отсутствие развязкимежду ЦАПой и цифровой частью.На 1955 планирую другой,более продвинутый проект.Там аналог я хочу сделать по максимому, входные данные(если получиться) гнать в виде DSD-потока,реклок синхронный.По аналогу-преобразователи на 1. AD811 2.AD8099 3.AD9631,последнее,правда,дороговато.Суммирующий усилитель-THS4130 или OP627/637 для 12 вольт питания,AD843 как я понял, в неинвертирующем включении будет похуже.Можно,правда, AD8610+буфер но по бабкам будет тоже,что и 627,а по качеству,скорее всего,похуже.Для 5 вольт - AD8130 или теже AD9631

[Инквизитор]

Асинхронно реклочиться будет СПДИФ дальше 8412

В этом случае также будет происходить накопление ошибки в ЦФ.

[Vic]

Помогите советом, пожалуста.
Собрался я тут цап на DIR1703+AD1853 собирать, в связи с этим возникло несколько вопосов:
1. Кто-нибудь собирал один в один цап D24 от Zeuslab? Интересен такой момент - у него плата одностороняя, а в цапостроении насколько я понял это не есть зерр гут. Вот и сам вопрос - можно ли оставить его плату (точнее часть цап-преобразователи I/U) или надо самому разводить? Просто у нас затруднительно приобретать резисторы с малым процентОм отклонений и не все номиналы есть (типа 4К12, 2К74 и тп) в корпусах под SMD монтаж, а выводных типа С2-29 навалом всяких (даже с точностью 0,1% есть). А у Zeuslab плата как раз под выводные элементы. Я еще рассматриваю вариант перенесения земли на второй слой, но возникает проблема монтажа выводных конденсаторов - придется их приподнимать над платой на ~5мм чтобы можно было с двух сторон платы паять - не будет ли это слишком плохо??? Есть такой вариант еще - земля на первом слое остается, второй слой тоже земля, а между ними куча перемычек в самых разных местах (но нутром чую - самый плохой вариант)... Рассудите, как лучше в этой ситуации поступить.

2. Выход SPDIF у меня со звуковушки компа (LIVE 5.1), соответственно формат 16бит/48кГц. Соответственно вопрос как конфигурировать DIR и 1853? Варианты:
1) DIR - 16 bit MSB first, Right justified, AD1853 - Right Justified—16-Bit Only
2) DIR - 24 bit IIS, AD1853 - IIS (скорее всего непопрет, выходных то всего 16 бит)
3) Использовать AD1896, тогда:
DIR1703 - 16 bit MSB first, Right justified
AD1896 - входной порт - Right Justified, 16 Bits
AD1896 - выходной порт - Interface Format-IIS, Word Width-24 Bits
AD1853 - IIS

Мне кажется, что третий вариант самый лучший, хотя могу и ошибаться .