Приветствую форумчан - надеюсь на дельный совет и помощь в решении проблемы
Несколько лет назад купил цап как в этой ветке https://forum.vegalab.ru/showthread....highlight=4493 слушал в целом все нормально было) но
в одном из роликов увидел что китайцы грешат схемотехникой и один из их багов - постоянка на выходах, что не есть хорошо для усила и тут я обнаружил что у меня 5,3V на RCA!!!
Чем мне нравися изделие на нем можно тестить ОУ т.к. нужен всего один - если понравился -- можно 2 докупать для основного ЦАПа. Поэтому и выкидывать не хочется, а хочется исправить
вопрос к аудитории - каким способом можно убрать эту постоянку (организовать отрицательное плечо или может другая причина появления) - у меня, к сожалению, пока нет ни обширной практики ни достаточного понимания теории чтобы самостоятельно.
спроектировать решение.
Что я понял из текущей схемотехники
- нет отрицательного плеча для питани ОУ
- чип работает по схеме LDO - enable (AVDD=TVDD= 3.3v) по остальным пинам вроде напряжения корректные где на до 5 и 3.3 для этого режима
фоточка
Социальные закладки