Ultra Analog своими руками, часть 2

[dortonyan]

Продолжим одноименную ветку.
Периодически на форумах всплывают всякие бредовые идеи по построению высоколинейных параллельных ЦАП на резисторах, на комбинациях нескольких ЦАПов и т.п.
Так вот, такие же бредовые идеи, признаюсь, посещали и меня еще несколько лет назад. Однако только относительно недавно пришло понимание как это можно реализовывать на практике. А благодаря Сергею (aka dee-jan) удалось еще и довольно оперативно кое чего из надуманного реализовать.
В результате получилось неплохо, ну а более подробно основные идеи и результаты я свел в описание (коротенько так на 10 листиков) которое и прилагается ниже.

[vladsan75]

Я с вами абсолютно согласен,все операции сдвига,буферизации,суммирования и т.д. выполняются в ПЛИС.Но я считаю,что в системе с УВХ не обязательно обновлять данные старшего и младшего ЦАП одновременно,все равно выходной сигнал обновляется по фронту записи в УВХ.

[dortonyan]

Но я считаю,что в системе с УВХ не обязательно обновлять данные старшего и младшего ЦАП одновременно

Смотря о каком обновлении идет речь. Если о внутренних регистрах, то они конечно обновятся только по очереди, по другому никак. Если говорить о выходном коде, то в случае с DAC8805 и AD5557 обновление выхода одновременное, т.к. там команда обновления одна общая. Т.е. по другому обновлять выходы ЦАП и не получится, если только это не делать специально, но смысла в этом никакого.

все равно выходной сигнал обновляется по фронту записи в УВХ.

Наличие УВХ вовсе не означает, что можно разбрасываться таймингами преобразования как угодно. Чем больше время хранения, тем точнее устаканится выходной код ЦАП и соот-но будут ниже искажения преобразователя. С другой стороны, чем больше время выборки, тем точнее устанавливается УВХ. Т.е. лишнего времени в периоде преобразования просто нет, а то время что есть (при ЧД выше 384кГц) нужно тщательно распределять между выборкой и хранением. Поэтому растягивать моменты смены кода ЦАПов во времени крайне нежелательно.

[vladsan75]

И кто теперь не внимательно читает даташиты?Это индустриальный ЦАП,каналы в нем работают совершенно раздельно,можно изменить код одного,не трогая другой.Алексей,я же привел две таблички из ДШ:первая таблица - выбор ЦАПА,ЦАПВ или одновременно ЦАПА и ЦАПВ,вторая таблица - комбинации позволяющие записывать данные во входной регистр,переписывать из входного в регистр ЦАП и так называемый режим transparent(прозрачный) когда происходит запись сразу и во входной и в регистр ЦАП и все это для канала,который выбран комбинацией входов в первой табличке.К стати данные на выходе меняются при записи в регистр ЦАП.Но это абсолютно не важно,так как мы запросто можем записать данные во входной регистр одного канала,потом во входной второго,а потом переписать в регистры ЦАП сразу для ЦАПА и ЦАПВ,в соответствии с первой таблицей.

---------- Сообщение добавлено 14:33 ---------- Предыдущее сообщение было 14:20 ----------

Я и не предлагаю разбрасываться таймингами,просто говорю,что за начало семпла будет теперь выступать начало записи в УВХ,а не смена кода в ЦАП,и даже если мы сначала сменим код старших разрядов,в следующем такте младших разрядов,а потом через 14-15 тактов будет сигнал записи в УВХ,то за это время на выходе ЦАП напряжение успеет установиться и то,что мы изменили состояние старшего и младшего ЦАП не одновременно не будет иметь особого значения.

[dortonyan]

vladsan75, я не совсем то имел ввиду. Само обновление кода на выходе ЦАП происходит в любом случае синхронно в обоих каналах. Можно конечно грузить данные только в один канал, но обновляться будут все равно сразу оба, каждый из своего входного регистра.

Я и не предлагаю разбрасываться таймингами,просто говорю,что за начало семпла будет теперь выступать начало записи в УВХ,а не смена кода в ЦАП,и даже если мы сначала сменим код старших разрядов,в следующем такте младших разрядов,а потом через 14-15 тактов будет сигнал записи в УВХ,то за это время на выходе ЦАП напряжение успеет установиться и то,что мы изменили состояние старшего и младшего ЦАП не одновременно не будет иметь особого значения.

При таком подходе именно разбрасываетесь, т.к. сокращаете время установления ЦАП на целый такт. Будет и так работать, но нафига? В 8805 сделать синхронное обновление выхода мало того что лучше, так еще и проще.

так как мы запросто можем записать данные во входной регистр одного канала,потом во входной второго,а потом переписать в регистры ЦАП сразу для ЦАПА и ЦАПВ

Естественно, по другому делать просто нет смысла.

в соответствии с первой таблицей

Вот эта первая таблица к выходу имеет весьма косвенное отношение, она лишь задает куда грузятся входные данные.

[vladsan75]

Алексей,посмотрите на правый столбик первой таблицы-там написано output update,т.е. мы выбираем ЦАП в котором хотим произвести изменения,а вторая таблица - это функции входов управления,а не именно входных регистров,отсюда - согласно первой таблице мы выбираем нужный канал(или сразу оба),а согласно второй-производим нужные действия,которые я описал выше.Но вы так же совершенно правы,что при больших частотах дискретизации требования к УВХ растут,к тому же запись в выходной регистр старшего и младшего ЦАП одновременно-это вообще не проблема,если учесть,что сигнал записи в УВХ можно расположить в любом нужном месте периода WCKO.Т.е. это не стоит даже обсуждать,имея на борту ПЛИС.

[dortonyan]

Алексей,посмотрите на правый столбик первой таблицы-там написано output update

Я в курсе, причем так написано и в ДШ у АД. Кто у кого эту хрень скопировал не знаю , но это нифига не обновление выхода. Это табличка мультиплексора входных данных. Кстати блок схема в ДШ аналога нарисована правильнее.

[vladsan75]

Я согласен,что входы А0 и А1 это мультиплексор,который определяет к регистрам какого канала происходит обращение.К стати в ДШ от AD выводы LDAC двух каналов объединены,а в ДШ от TI все идет в блок управления и,вполне возможно,для DAC8805 выводы LDAC тоже коммутируются,т.е. есть вероятность возможности записи в DAC register только одного канала.Но,как я и сказал,это не важно,раз есть ПЛИС и мы можем организовать любую логику работы и любые тайминги(конечно с дискретностью входного клока).

[dortonyan]

vladsan75, у аналога и техаса абсолютно одинаковые ЦАПы, полностью совместимые. Просто нарисовано по разному.

т.е. есть вероятность возможности записи в DAC register только одного канала

Ели бы это было так, то мой ЦАП просто не работал бы.

[vladsan75]

Да нет,и в этом случае все бы прекрасно работало - вы забываете,что согласно той же первой таблице,есть режим,когда запись кода,либо команды происходит в оба канала одновременно.

[dortonyan]

В общем vladsan75, делайте как считаете нужным, плисину потом перепрошить можно.

[vladsan75]

В самую точку,все равно проект ПЛИС делать свой.А вы делали пересинхронизацию сигнала записи в УВХ?Просто на той стороне платы,что на фото,ее не видно.Я планирую поставить по одной на канал 74ahc1g79-очень удобный одиночный триггер,занимает мало места.

[dortonyan]

Про реклок я же выше писал, но он разумеется на материнской плате с ЦФ.

[vladsan75]

Ну да,извиняюсь,я просто забыл,что у вас PMD100 у которого есть выход деглитчера (в отличие от DF1706-придется генерить сигнал hold в ПЛИС),хороший HDCD процессор,но там где я заказываю такой детальки нет.

[deemon]

По поводу Лаври) Сделал скан мануала с блок-схемой, так как в пдф версии на сайте разобрать что-то не представляется возможным, плюс еще несколько фото.

Кстати , в этом их мануале блок-схема нарисована такая , что там ни черта понять невозможно ( специально , надо полагать ) ... я помню , делал "сеанс вскрытия" этого ЦАПа с довольно подробным описанием принципа , где-то на Сундуке выкладывал .

---------- Сообщение добавлено 22:23 ---------- Предыдущее сообщение было 22:09 ----------

Да, забавно получилось.
В НИИ, где я был стажером в начале 80-х мой сокурсник сделал 20-битный ЦАП по-подобному же принципу.
Правда для старших 8-и разрядов использовались не резисторы а специальный токовый цап, сделанный
на магнитных сердечниках, там точность тока зависела только от отношения числа витков обмоток.
Сложно, громоздко, но очень быстро и точно. Время установления исчислялось микросекундами.
Младшие разряды делались умножаюшим 12-битным К572ПАхх, цифр. компенсация диф. нелинейности не требовалась.
Насколько я помню самое противное было - рассогласование сегментов из-за темпратурных дрейфов и старения компонентов.
Пытались заказать точные 20-бит R2R матрицы в Пензе, но заглохло, вот и выкручивались.

Вообще , мне не раз приходила в голову мысль , что можно весь ЦАП сделать на магнитных сердечниках - притом не токовый , а "напряженческий" , чтобы не преобразовывать ток в напряжение . ЦАП должен тогда состоять из каскадно соединённых одинаковых элементарных ячеек , по числу бит , притом в одну ячейку должно входить одно ферритовое кольцо с обмоткой из трёх скрученных проводов , и набор CMOS ключей ( 4 штуки ) . Два провода обмотки соединяем последовательно ( начало с концом ) , так чтобы образовалась обмотка с отводом , делящая амплитуду входного импульса на 2 - так мы получаем точное деление опорного уровня ( притом выход первой ячейки идёт на вход второй , итд ) . А третью обмотку мы с помощью ключей соединяем в общую выходную цепь , последовательно , в зависимости от значения бита - либо синфазно , либо встречно . Работать это может в два такта - сначала коммутируем выходные обмотки в соответствии с кодом , потом на вход первой ячейки подаём входной прямоугольный импульс - тогда через несколько микросекунд на цепи вторичных обмоток получаем импульс с амплитудой ( и полярностью ) , пропорциональной коду - и подаём его на УВХ . Вроде всё довольно просто - хотя и колец надо много , но они дешёвые , как и ключи .... в принципе , может быть интересно , когда закончатся запасы параллельных ЦАПов

[dortonyan]

я помню , делал "сеанс вскрытия" этого ЦАПа с довольно подробным описанием принципа , где-то на Сундуке выкладывал .

Приветствую deemon. А я в конце материала именно туда ссылочку и написал.

тогда через несколько микросекунд на цепи вторичных обмоток получаем импульс с амплитудой ( и полярностью ) , пропорциональной коду - и подаём его на УВХ .

Несколько микросекунд - долго. Тут период преобразования всего 1,3 мкс при 768кГц ЧД.

в принципе , может быть интересно , когда закончатся запасы параллельных ЦАПов

Скорее закончатся запасы ферритовых колец.

[dee-jan]

Ну да,извиняюсь,я просто забыл,что у вас PMD100 у которого есть выход деглитчера (в отличие от DF1706-придется генерить сигнал hold в ПЛИС),хороший HDCD процессор,но там где я заказываю такой детальки нет.

Может лучше купить SM5847, у которого есть выход DG?

[deemon]

Приветствую deemon. А я в конце материала именно туда ссылочку и написал.

Привет ! Помню , занятный был казус тогда с этим ящиком .... из-за одного дохлого ОУ всё так перекосило Но кстати , я бы всё-таки попроще сделал всё это , наверно .... скорее всего , там например без ущерба для качества можно было бы использовать для авто-коррекции ключи самого ЦАПа , подавая нужный код в оба канала , а не ставить отдельные ключи . Всё-таки , уже упрощение , как-никак .

Несколько микросекунд - долго. Тут период преобразования всего 1,3 мкс при 768кГц ЧД.

Ну , это же я ориентировочно говорил , что несколько микросекунд .... в принципе , если использовать хороший феррит и сократить до минимума число витков ( плюс правильный ВЧ-монтаж ) - можно было бы , наверно обеспечить более быстрое затухание переходных процессов . Тут прикол ещё в том , что коммутация ведь должна делаться тогда , когда импульса ещё нет ( на всех кольцах будет нулевое напряжение) - чтобы свести к минимуму глитч , который тогда будет только из-за зарядовой инжекции . А когда придёт импульс - то ключи в цепи уже замкнуты в нужном порядке , глитч от ключей уже затух , а волна при включении побежит с одной скоростью и по делительным обмоткам , и по вторичным ( сигнальным ) обмоткам - так по идее мы и переходной процесс получим довольно "ровный" .... как-нибудь попробую такую штучку , чисто ради интереса .
Да и потом , не всегда же такие высокие частоты преобразования нужны . Как я мыслю - для хорошего звука в принципе достаточно иметь 88,1 кгц , и даже без оверсэмплинга ...

Скорее закончатся запасы ферритовых колец.

Ну это как сказать .... Сейчас вот уже не так просто раздобыть даже нормальный экземпляр TDA1541 , только если со старой техники снимать - а старую технику тоже жалко Рано или поздно - параллельные ЦАПы всё же закончатся , и это нехорошо , конечно .

[vladsan75]

Может и лучше,но давно заметил труднодоставаемость изделий от NPC (искал SM5865),с рук брать не хочу,а на shopotam(бывший ebaetoday) нормальная доставка больше 50$,да и есть вероятность попасть на китайскую подделку.А так я заказываю с 2010 года на elitan.ru,у них огромный ассортимент,но нет NPC,зато есть AD,TI,AKM.Да и не вижу никаких сложностей с реализацией сигнала hold в проекте все равно применяемой ПЛИС.

[dortonyan]

как-нибудь попробую такую штучку , чисто ради интереса .

А я-то себя считал извращенцем. На такое даже просто поглядеть прикольно, не говоря уже об послушать.

Как я мыслю - для хорошего звука в принципе достаточно иметь 88,1 кгц , и даже без оверсэмплинга ...

Например для описанного УВХ повышение ЧД (по крайней мере до 768кГц) крайне полезно. Интермоды относительно приведенных на 5..10дБ ниже. Да и ФНЧ гораздо проще.

Ну это как сказать ....

А тут как не скажи - ассортимент индустриальных параллельных ЦАП постоянно расширяется и при этом еще и ценник падает. Аудио ЦАПы конечно раритет, но при использовании УВХ тип конвертера уже не принципиален.

[Анатолий Тимофеев]

ассортимент индустриальных параллельных ЦАП постоянно расширяется

Было бы очень интересно, можете примеры привести каких-нибудь новых крутых параллельников? Одесские лаборанты помнится делали ДАК на промышленном преобразователе.