И сново здравствуйте!
Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание
Третья ветка и ее окончание
Полезности:
10.pdf - читать обязательно!
И сново здравствуйте!
Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание
Третья ветка и ее окончание
Полезности:
10.pdf - читать обязательно!
Последний раз редактировалось Konkere; 19.02.2012 в 01:15. Причина: Ссылки поправил.
shura_a, Все виденные мной аппараты с СХД2500 выдают RJ 48бит (т.н. Сони формат). Вообще, сервопроц выдает три сигнала: Data, LRClock (ворд клок), BCK (бит клок). И для формата СД 44,1 16 бит все фиксировано. А вот сам проц тактируется либо 16, либо 33 МГц (настраивается пинами). У Вас мастерклок ДОЛЖЕН идти ИЗ ЦАПа. В принципе, можно настроить и на 64бит LS (вот это ИМХО!!!!!!! причем, совсем ИМХО ) В даташит лезть не хочется никак.
Это просто джиттер какой-то! (с) momitko
Почитал даташиты на дельта-сигму и на цифровой фильтр из сидюка и убедился, что СХД2500 выдает таки RJ 16 бит с клоком 384Fs=16,934Мгц.
Т.е. ЦАП к встраиванию!!!
Спасибо Ulis и Serge_L за подсказку!
shura_a, еще раз!!!! CXD требует клок 384Fs, на нее клок надо подавать!
Это просто джиттер какой-то! (с) momitko
Serge_L это понятно!
Вот еще вопрос, во многих популярных ЦАПах (в частности PCM63) подается (по рекомендации производителя м/сх) клок с частотой 16,9344Мгц.
Как повлияет на работу м/сх и звучание ЦАПа в целом снижение этой частоты в 2 раза - что случается при установке перед м/сх ЦАПа регистра пересинхронизации.
Понятно, что вместо восьмикратной передискретизации и частоте отсчетов на выходе = 352,8кГц получим четырехкратную с частотой 176,4кГц.
Отсюда могут быть проблемы с фильтрацией и прочее, что видимо не может не сказаться на звуке.
ВОПРОС: имеет ли смысл установка регистра пересинхронизации для снижения джиттера с одновременным снижением кратности передискретизации? Как это отразится на звуке?
Мутновато но... Вы клок пересинхронизируете клоком же? Как это? Какая связь меж регистром и делением колока на два? Клок непосредственно подается только в ЦФ да в сервопроц, ну и в регистр (при наличии). Делить клок иль нет дело хозяйское, от регистра ну никак не зависит.
А... Вы полагаете, что регистр что то делит?
Последний раз редактировалось Denisius; 04.03.2011 в 20:22.
Касаюсь струн, держу суперсимметрию.
В таких ЦАП (не дельтах) клок существует, чтобы загружать в ЦАП дату, т.е. музыку. Главное успеть загрузить ее за период LR(или LATCH). Вот от этого и считай, какая частота тебе достаточна. И нет тут никаких "рекомендаций производителя". Все что есть, это ограничение сверху, чтобы скорости логики ЦАПа хватало для загрузки.
Offтопик:
Ничего не понял.... но я после бани сегодня...
Это просто джиттер какой-то! (с) momitko
Имеется в виду пересинхронизация на D-триггерах типа 74ABT574 - там частота данных на выходе в два раза ниже частоты синхронизирующего сигнала.
Может не понятно написал.
Генератор на 16,9344Мгц тактует м\сх ЦФ и проц. Данные с ЦФ поступают на ЦАП напрямую без пересинхронизации.
Если установить перед м\сх ЦАП регистр пересинхронизации, тактуемый от этого же генератора, то на ЦАП будут поступать данные с частотой 192 Fs (вместо ранее поступавших 384Fs), что соответствует снижению на выходе ЦАП частоты дискретизации с 352,8кГц (8Fs) до 176,4кГц (4Fs) .
Так такой твик может отразится на звуке?
эх потерли мою тему или дели кудато не пойму.
вобщем вопрос был таков - имеется сб креатив usb с выходами опто и коаксиал
нужна схема приема по оптике или по коаксиалу с выходами на 2 фронта и один сабвуфер
реально это или нет? передает вообще оптика или коаксиал больше двух каналов или нет?
Все я понял! Сам себя запутал.
Для корректной работы регистра пересинхронизации частота данных (в частности частота битклока) должна быть в два раза ниже частоты синхросигнала.
В моем случае придется либо повышать частоту генератора, либо снижать частоту данных с выхода цифрового фильтра. Иначе работать не будет.
Всем спасибо!
может я что-то не понимаю, но помоему пересинхронизировать имеет смысл сигнал начала преобразования данных. Он гораздо меньше клока...Для корректной работы регистра пересинхронизации частота данных (в частности частота битклока) должна быть в два раза ниже частоты синхросигнала.
В моем случае придется либо повышать частоту генератора, либо снижать частоту данных с выхода цифрового фильтра. Иначе работать не будет.
Наверное это действительно так, только почему-то во многих популярных конструкциях (у LYNX, Sergio_T) пересинхронизируются все сигналы, приходящие на ЦАП. Я подозреваю, что если синхронизировать только сигнал начала преобразования, то между ним и другими сигналами (клока и данными) могут появиться некие фазовые сдвиги.
Последний раз редактировалось shura_a; 05.03.2011 в 17:46.
насколько я понимаю - тут вопрос был о PCM63 - у ней как?Так и есть, но это сработает не со всеми микросхемами ЦАПов- у некоторых (например PCM1702) преобразование привязано к битклоку.
Все хорошо в смысле, что пересинхронизировать достаточно только LE. Именно так сделано и в некоторых аппаратах серийного лютого хай-энда. На самом деле - смотрим даташиты на конкретные ЦАПы, там это всегда описано.
Совсем не вкуриваю.Если клок заводится на ЦФ,зачем еще пересинхронизировать?Неужели на выход ЦФ сигналы подаются абы как?
Социальные закладки