25.06.2024, 09:32
Как приемлимый вариант, я решил ген 50Мгц на демоплатке заменить на 45.1584Мгц для сетки х44 (она для меня важнее). А для сетки х48 синтезировать PLL через 160/147. Квартус это позволяет. А вот для XILINX так не выходит. Там множители/делители ограничены 128(?).
Кроме того, в сети нашёлся...