

DF2 DIY Digital Filter (alpha 1.2 10/2023)

Опыт предыдущего проекта DF1 показал, что ЦФ на FPGA интересен любителям не как готовый проект, а как «заготовка» для применения в кастомном дизайне. Поэтому новый проект DF2 является развитием предыдущего проекта, но выполнен на подобие фреймворка, в котором опции задаются условной компиляцией.


Как и в предыдущем проекте в DF2 применена оптимизация фазолинейных фильтров четного порядка: маки дополнены сумматорами для предварительного суммирования семплов, соответствующих одинаковым коэф-там. Реализуется такая арифметика за счет сложной схемы адресации FIFO буферов в модуле **ADR_GEN**, которую упростить особо не получилось. Но за счет экономии на умножителях такая схема все равно получается выгоднее, особенно на ПЛИС без выделенных блоков умножения.

Что нового в DF2:


1. Значительно упрощена структура проекта. Ядро фильтра **DF2_FIR_CORE**, помимо конфигурационных входов, теперь имеет на входе и выходе только параллельные шины данных. Дополнительных синхронизирующих сигналов не требуется.
2. Аттенюатор из входного модуля **SAI_INPUT** исключен, теперь его ф-ю выполняет мак, на что расходуется дополнительно пара тактов в процессе обсчета фильтров. А сам модуль теперь распознает длину фрейма автоматически. Достаточно задать нужный формат I2S интерфейса.
3. Умножение теперь выполняется за два такта, что позволило почти в полтора раза поднять производительность. Для первого интерполятора выделено FIFO вдвое больше: на максимальную длину до 512 тапов (без учета допустимого порядка фильтра).
4. Добавлена поддержка коэф-тов минимальнофазовых фильтров. А в самом ЦФ сделано 4 режима фильтрации: **normal, sharp, short, slow**.
5. Добавлен **SPI** интерфейс для записи в ОЗУ произвольного значения аттенюации, а так же кастомных коэффициентов, которые можно залить вместо фильтра **slow**.
6. Оптимизирован МАК. Теперь у него абстрактное описание, что позволяет параметризовать не только разрядность данных, но и разрядность коэф-тов.
7. Упрощено описание ROM коэф-тов. Теперь они вынесены в отдельный файл с табличным представлением.
8. Округление данных теперь выполняется с шейпингом, с возможностью задания порядка от 1 до 3. И с возможностью задания произвольной разрядности округления от приблизительно 4-х до 24-х бит. А перед шейпером и дизером добавлена отдельная аттенюация для предотвращения переполнения из-за добавления шума.
9. Добавлены опциональные апсемплеры, позволяющие нарастить кратность оверсемплинга вплоть до частоты тактирования.
10. Модули вывода написаны в двух версиях: **SSAI_OUTPUT** – упрощенный модуль для максимальной экономии ресурсов с непрерывным битблоком, для вывода на аудио-ЦАПы. И **USAI_OUTPUT** – универсальный модуль вывода данных, поддерживающий функционал как аудио, так и SPI ЦАП-ов, в том числе сдвоенных, с заголовками перед данными. Второй модуль аналогичен модулю вывода DF1, но для упрощения выполнен с конфигурацией условной компиляцией и без опции конвейеризации.

Частотные характеристики DF2 в режиме Sharp


Sharp PassBand




Sharp Nyquist Frequency




Sharp x4




Sharp x8




Sharp x16




Sharp x32



Sharp x64



Sharp x128




Неравномерность в полосе пропускания в режиме **sharp** с x32 оверсемплингом (без учета дополнительных интерполяторов) менее +/-0,00002дБ.


Задержка сигнала в режиме x16 оверсемплинга для фильтра **sharp**: около 1,8мс, для фильтра **short** – около 0,3мс.

Замеры шейпера на параллельном ЦАП в режиме 8 бит с оверсемплингом x16 (705,6кГц).


1-ый порядок



2-ой порядок



3-ий порядок



Настройка проекта в IDE.

Для FPGA с высоким грейдом какой-то тонкой настройки не требуется. А вот для более медленных ПЛИС (FPGA Cyclone с грейдом **8**, или FPGA Lattice с грейдом **Z**), во избежание больших разбежек фронтов на выходах, необходимо настроить трассировщик и задать констрейнты таймингов выходных сигналов.

Для тактового входа **iCLK** необходимо выбирать порт с опцией глобального блока.


Для плис Lattice необходимо использовать компилятор **Synplify Pro** (выбирается в св-вах проекта, или при создании проекта).

Настройка констрейнтов и оптимизации маппингом.

1. Необходимо сконфигурировать триггеры на выходных портах.


Для FPGA **Cyclone** они по умолчанию отключены, поэтому нужно их включить.

Для этого в планировщике пинов включить столбец **Fast Output Register** и для выходных портов данных задать значение **On**.




Для FPGA **MachXO2** в IDE **Diamond** эти триггеры нужно наоборот выключить.


Сначала необходимо собрать логику проекта – выполнить процедуры до **Map Trace** включительно. Затем открываем **Spreadsheet View**, переходим на вкладку **Cell Mapping** и для выходных портов задаем значения **False**:




2. Через констрейнты таймингов необходимо задать желаемую тактовую частоту и минимальную задержку блока относительно выходов.
В Quartus для этого самый простой способ – через **Classic Timing Analyser Settings** в свойствах проекта задаем опции как на скрине:




В Diamond опять сложнее. Общей опции для всех пинов нету, поэтому сперва нужно создать соответствующую группу из нужных пинов. Для этого в **Spreadsheet View** переходим на вкладку **Group** и кликаем на вкладку **Define Port Group**:




Выбираем нужные выходные порты и в окне **Group name** задаем имя группы:




Должно получиться примерно так:




Затем переходим на вкладку **Timing Preferences** и кликаем на опцию **CLOCK_TO_OUT**.




В окошке справа выбираем клок соединение **iCLK_c**, слева – созданную группу портов и задаем опции как на скрине. Закрываем окно и кликаем на опцию **FREQUENCY**:




Опять выбираем **Net iCLK_c** и задаем для него частоту 50МГц.
Должно получиться примерно так:




3. Настройка оптимизации трассировщика.
 Для FPGA **Cyclone** не обязательно, можно этот шаг пропустить.
 В **Quartus** находится в разделе **Fitter Setting** в св-вах проекта.



Открываем расширенные настройки и задаем максимальную оптимизацию:




В **Diamond** открываем конфигурацию компилятора **Strategy**, переходим к меню **Map Design** и включаем опции как на скрине (для плис с высоким грейдом быстродействия (**HE, HC**) этот пункт можно пропустить, что позволит сэкономить ресурсы):



Для ПЛИС **Lattice** необходимо рассмотреть еще одну настройку синтеза. Это автоматическая конвейеризация логики. Данная опция повышает быстродействие логики за счет большего расхода ресурсов, что позволяет использовать FPGA Lattice с самым низким грейдом скорости **ZE**. Но не позволяет вместить проект DF2 в микросхему LcmXo2-2000ZE.

В таком случае взамен данной опции можно использовать более быстрые ПЛИС с индексом **HE** или **HC**, либо для грейда **ZE** понизить тактовую частоту. А конвейеризацию отключить в св-вах компилятора **Synplify Pro**.

Также, для исключения конфликтов компиляции в **Diamond** следует включить опцию **Resolve Mixed Drivers**.



Функционал ядра фильтра DF2_FIR_CORE.

[1:0] **iATT** – входы задания аттенюации входных аудио-данных.

b00: 0дБ

b01: -1дБ

b10: -2дБ

b11: -3дБ (для данного значения доступна перезапись через SPI интерфейс)

[1:0] **IDF_MODE** – входы выбора режима ЦФ

b00: **Normal** – Режим стандартного полуполосного фильтра-интерполятора.

b01: **Sharp** – Режим фазолинейного ЦФ с крутым спадом (-90дБ на частоте Найквиста)

b10: **Short** – Режим минимальнофазового ЦФ с малой задержкой (-90дБ на частоте Найквиста)

b11: **Slow** – Режим полуполосного ЦФ с пологим спадом (доступна перезапись через SPI интерфейс).

[2:0] **iOVS_MAX** – Максимальный оверсемплинг ЦФ.

Данный параметр задает максимальную кратность оверсемплинга **OVS RATIO** по формуле: **OVS RATIO** = $2^{\text{iOVS_MAX}}$. Диапазон допустимых значений от 0 – x1, до 5 – x32.

Фактическая кратность оверсемплинга задается автоматически с учетом входной частотой семплирования.

[2:0] **oINOVs** – выходы индикации входной частоты семплирования, определяемой как кратность оверсемплинга на входе: **IN OVS RATIO** = 2^{oINOVs} .

Диапазон выходных значений 0..4. Кратность 0 соотв. частоте семплирования на входе 44.1/48кГц. Кратность 4 соответствует – 705.6/768кГц.

oOVFL, oOVFR – выходы индикации переполнения в шине данных входным сигналом. Используется для индикации клипа входного сигнала.

При наличии переполнения в выходном семпле индикатор соответствующего канала устанавливается в единицу, пока выходной семпл не сменит следующий, без переполнения.

MCLKSEL – кратность частоты мастерклока. Задается как ``MCLK_SEL_x1024` или ``MCLK_SEL_x768`. Для кратности 1024 доступны частоты тактирования 1024Fs, 512Fs, 256Fs. Для Кратности 768 доступны частоты тактирования 768Fs, 384Fs.

UPSAMPLE – параметр активирующий дополнительный апсемплер, включаемый на выход основного фильтра-интерполятора. Рекомендуется включать только при необходимости оверсемплинга выше x32. Суммарный оверсемплинг равен произведению оверсемплинга основного ЦФ и дополнительного интерполятора.

Например, если **iOVS_MAX** = 5, **UPSAMPLE** = ``DF2_UPSAMPLE_x4`, то результирующий оверсемплинг на выходе модуля **DF2_FIR_CORE** равен **OVS RATIO** = $(2^5) \times 4 = x128$.

NSHOR – порядок ноиз-шейпинга, используемого при округлении. Доступные значения от 0 (шейпер выключен), до 3 (3-ий порядок).

LENMIN – минимальная разрядность округления выходных данных в битах. Определяет уровень дополнительной аттенюации перед округлением.

Если разрядность выходных данных **iODW** задать меньше параметра **LENMIN**, то возможно переполнение сумматора шейпера и дизера.


Функционал модулей вывода аудиопотока.

Т.к. модули вывода имеют достаточно сложный функционал, то вместо их полного описания к исходникам **DF2** прилагается проект квартуса с настроенными временными диаграммами для моделирования результата конфигурации выхода.

Проект содержит два разных модуля на выбор:

1. **SSAI_OUTPUT** – максимально простой модуль с непрерывным битблоком и правым выравниванием данных, рассчитанный на работу с аудио ЦАП-ами.
2. **USAI_OUTPUT** – универсальный модуль, поддерживающий режим как с разрывным, так и с непрерывным битблоком, имеющий более сложную схему делителя битблока и работающий не только с аудио, но и с разными SPI ЦАПами.


Для подключения нужного модуля в проекте симуляции в Quartus необходимо в настройках проекта задать имя модуля как верхнего модуля в иерархии проекта:




Параметризация модуля SSAI_OUTPUT

WCKW (word clock width) – задает ширину строба **WCK** в тактах **iCLK**.

Минимальное значение 1:




Максимальное значение зависит от периода фрейма (от выходной частоты семплирования), и рассчитывается как $N-1$, где N – число тактов **iCLK** за период выходного фрейма.




DGHW (deglitcher hold width) – Задаёт ширину уровня хранения для сигнала деглитчера **DG**.

Данный параметр задаёт ширину строба хранения с дискретностью 32 шага для фрейма любой ширины.

Минимальное значение 1:



Максимальное 31:



Параметризация модуля USAI_OUTPUT


SPIMODE – Задаёт режим вывода данных.

0 – аудио-интерфейс:

Фрейм **WCK** формируется для загрузки в аудио ЦАПы, с переходом в единицу до того как завершится битблок фрейма.

Сигнал **LAT** отключается (фиксируется в нуль).

Сигнал **DG** выравнивается по спадающему фронту **WCK**.



1 – SPI интерфейс:


Фрейм **WCK** формируется для загрузки в SPI ЦАПы.

Строб **WCK** используется как сигнал **CS** (chip select) SPI шины.


Сигнал **LAT** активируется и может быть использован для синхронного обновления выхода SPI ЦАП.

Сигнал **DG** получает выравнивание в соответствии с параметром **DGMODE**:


DGMODE = 0 – выравнивание **DG** по возрастающему фронту **WCK**:



DGMODE = 1 – выравнивание **DG** по спадающему фронту **LAT**:



DGMODE = 2 – выравнивание **DG** по спадающему фронту **WCK**:



DDM (dual data mode) – Активирует режим последовательной загрузки данных в сдвоенные SPI ЦАПы. Для использования такого режима необходимо активировать режим **SPIMODE**. Синхронное обновление обоих ЦАП в таком режиме выполняется по сигналу **LAT**. **DGMODE** задается 1 – выравнивание по спадающему фронту **LAT**.




HEADLEN – задает размер заголовка в битах для SPI ЦАП.

Для ЦАП, не требующего заголовка, данный параметр задается нулем.

HEADL – задает значение заголовка для левого канала.


HEADR – задает значение заголовка для правого канала.

Пример SPI фрейма с длиной данных 20 бит, с заголовками длиной 4 бита, со значением 0x1 (AD5791):



В режиме **DDM** параметры **HEADL** и **HEADR** задают заголовки для первого и второго блока данных во фрейме соответственно.

Пример SPI фрейма с данными длиной 16 бит и заголовками 0x1 и 0x2 длиной 2 бита для загрузки данных в ЦАП DAC8812:




DGHW (deglitcher hold width) – задает ширину уровня хранения для сигнала деглитчера **DG**, аналогично модулю **SSAI_OUTPUT**, описанному выше.

CONT (continuous bck) – Активирует режим непрерывного битклока.

Для данного режима не допускаются значения **BCKDIV 2** ($iCLK/3$) и **4** ($iCLK/6$).

Параметр **SPIMODE** должен быть в нуле.

Данные выводятся с выравниванием вправо по спадающему фронту строба **WCK**.



SPI интерфейс

Коэффициенты первого каскада интерполятора, а так же значение аттенюатора можно загрузить через SPI интерфейс.

Данный интерфейс активируется низким уровнем на входе chip select (**CS**), и работает не зависимо от мастерклока (вся логика тактируется **SCK** сигналом). Данные **DATA** задвигаются по положительному перепаду сигнала **SCK**.


SPI фрейм состоит из 8-битного заголовка и одного или нескольких 24-битных слов данных, следующих за заголовком.

Как заголовок, так и блоки данных выводятся старшим битом вперед.

Фрейм с командой задания аттенюации содержит один блок данных.

Фрейм с командой записи коэф-тов может содержать любое число 24-хбитных блоков с коэф-тами. Подсчет кол-ва коэф-тов фильтра выполняется автоматически. В заголовке указывается только тип фильтра.

Для минимально-фазового фильтра пишется весь ряд коэф-тов в прямом порядке импульсной хар-ки. Для фазолинейных фильтров (простой FIR или HalfBand) пишется только половина ряда, начиная с центрального максимума.




Данные, загружаемые через SPI, сохраняются только в ОЗУ FPGA. Поэтому после сброса питания ОЗУ восстанавливается в изначальное состояние.


Расчет коэффициентов фильтров в MatLab и интеграция в проект.

Из компонентов матлаба достаточно установить симулинк и **DSP system toolbox**.

Для расчета, анализа фильтров и генерации коэф-тов удобно использовать фреймворк **Filter Designer**:



Пример задания параметров для расчета полуполосного фильтра первого каскада интерполятора:



Выбираем тип фильтра: например полуполосный **Halfband Lowpass** с оптимизацией **Equiripple**.


Т.к. для обеих сеток частот (44,1 и 48кГц) используются общие фильтры, то расчет выполняется в сетке 44,1кГц. Частота семплирования F_s – это частота на выходе интерполятора, поэтому ее выбираем вдвое выше входной, т.е. 88,2кГц. Порядок минимальнофазового фильтра можно выбирать произвольно. **Для фазолинейных фильтров в проекте DF2 допустим только четный порядок!**

Fpass – полоса пропускания.

Apass – неравномерность в полосе пропускания (размах).


Density Factor – кол-во точек на частотной хар-ке по которым ведется расчет (на расчет особо не влияет).

После задания параметров жмем кнопку **Design Filter**:




Получаем рассчитанный фильтр. Слева можно видеть порядок фильтра (**Order**). Можно посмотреть его хар-ки.


Проверить ослабление на частоте Найквиста:




Неравномерность в полосе пропускания:




Посмотреть переходную хар-ку:



Кэф-ты:




Но данный фильтр рассчитан в формате **double** с плавающей точкой. Для использования кэф-тов необходимо выполнить расчет с целочисленной разрядностью кэф-тов. Переходим в меню параметров квантования и выбираем режим **Fixed-point**:




Для кэф-тов полуполосных фильтров разрядность задаем 25 бит. **Numerator range (+/-)** при этом должен получиться единица. Если убрать галку **Best-precision**, то диапазон нумератора можно задать вручную.


После задания разрядности график АЧХ фильтра приобретает новый вид, соответствующий квантованным коэф-там. Неквантованный график при этом тоже остается, но становится пунктирным. Можно видеть как ухудшаются хар-ки фильтра при ограничении разрядности коэф-тов. В том числе в полосе пропускания:




В окне коэф-тов при этом появляется ряд квантованных значений. Теперь нужно преобразовать эти квантованные коэф-ты в шестнадцатиричную форму и сохранить в файл. Для этого переходим к окну коэф-тов:




Далее: **Analysis** -> **Analysis Parameters** -> выбираем **Hexadecimal**




Получаем ряд коэф-тов в хексе:



Теперь выводим в файл и сохраняем. Для этого ждем кнопку предварительного просмотра печати:



В главном окне матлаба выводится файл с коэффициентами:




Сохраняем его под нужным именем с расширением txt.

Файл с коэффициентами готов.


Аналогично делаются коэф-ты для других типов фильтров.

**Разрядность коэф-тов 25 бит с диапазоном +/- 1 выбирается только для полуполосных фильтров!
Для фильтров остальных типов разрядность выбирается 24 бита с диапазоном нумератора +/- 0.5!**

Пример выбора обычного фазолинейного FIR:



Пример выбора минимальнофазового FIR:



Для добавления коэф-тов в проект необходимо значения из текстового файла преобразовать в формат верилог-функции “\$readmemh” с 12-битными словами.

Такое преобразование автоматически выполняется с помощью утилиты **cconv.exe**.

В папку с утилитой копируем текстовый файл с коэффициентами из матлаба, и задаем этому файлу имя **coef.txt**. Утилита ищет файл именно с таким именем.

Запускаем утилиту, видим параметры преобразования:

```
D:\Projects\cpp\cconv_DF2\cconv.exe
Input data size: 24 bits
Output data size: 12 bits
Alignment: 16 words
```

Жмем любую кнопку и смотрим результат конверсии.

Утилита по ряду коэф-тов автоматически распознает тип фильтра, вырезает нулевые значения в начале и в конце ряда, формирует полифазный ряд для применения в проекте DF2 и выполняет выравнивание значений в соответствии с параметром **Align** в файле **param.txt**. **Данный файл с параметрами по умолчанию создается автоматически.**

Кроме того, утилита пакует 25 разрядные коэффициенты полуполосного фильтра в 24-битные значения (делит на 2 центральный коэффициент).


```

Выбрать D:\Projects\cpp\cconv_DF2\cconv.exe
- coef string [166]: 0000000
- coef string [167]: 00006a7
- coef string [168]: 0000000
- coef string [169]: 1ffffb0f
- coef string [170]: 0000000
- coef string [171]: 000039e
- coef string [172]: 0000000
- coef string [173]: 1fffd65
- coef string [174]: 0000000
- coef string [175]: 00001d8
- coef string [176]: 0000000
- coef string [177]: 1ffffeb8
- coef string [178]: 0000000
- coef string [179]: 00000de
- coef string [180]: 0000000
- coef string [181]: 1ffff6d
- coef string [182]: 0000000
- coef string [183]: 000005e
- coef string [184]: 0000000
- coef string [185]: 1ffffc6
- coef string [186]: 0000000
- coef string [187]: 0000023
- coef string [188]: 0000000
- coef string [189]: 1ffffed
- coef string [190]: 0000000
- coef string [191]: 000000a
- coef string [192]: 0000000
- coef string [193]: 1fffffb
- coef string [194]: 0000000
- coef string [195]: 0000002
- Invalid argument in pos: 4346; Reading break.

Filer type: Half Band

Half Band central tap value: 800000
Half Band central tap corrected value: 400000

-- FIR polyphase length: 98

```

По завершении конвертации коэф-тов утилиту можно закрывать. В папке с утилитой появляется файл со сгенерированными коэф-тами **coef.mem**.

```


AkelPad - [D:\Projects\cpp\cconv_DF2\coef.mem]
Файл Правка Вид Избранное Настройки Окно Плагины Справка
coef.mem
// Stage Half Band, length: 98 taps
// Data Length: 208.
000 400 e41 516 000 000 1ce e50 000 000 435 100 000 000 fd6 f4b
000 000 ead 088 000 000 108 f93 000 000 212 059 000 000 bb8 fb5
000 000 a49 03e 000 000 bb1 fca 000 000 89b 02d 000 000 f2a fd8
000 000 8b1 021 000 000 2e0 fe3 000 000 bec 018 000 000 c96 fea
000 000 250 012 000 000 867 ff0 000 000 270 00d 000 000 dd9 ff4
000 000 628 009 000 000 20f ff8 000 000 913 006 000 000 8d6 ffa
000 000 7dd 004 000 000 525 ffc 000 000 fde 002 000 000 95d ffd
000 000 efo 001 000 000 771 ffe 000 000 352 001 000 000 0f4 fff
000 000 b99 000 000 000 729 fff 000 000 6a7 000 000 000 b0f fff
000 000 39e 000 000 000 d65 fff 000 000 1d8 000 000 000 eb8 fff
000 000 0de 000 000 000 f6d fff 000 000 05e 000 000 000 fc6 fff
000 000 023 000 000 000 fed fff 000 000 00a 000 000 000 ffb fff
000 000 002 000 000 000 000 000 000 000 000 000 000 000 000

```

Внутри файла можно видеть ряд 24-хбитных коэф-тов, разбитых на 12-битные значения младшим словом вперед. В конце ряд дополняется нулевыми значениями до заданного выравнивания **Align** в файле **param.txt**. Сверху ряда заголовки, в котором указан тип фильтра, полифазная длина (**length**), а так же фактическое кол-во 12-битных слов (с учетом выравнивания) для формирования смещений адресации к коэф-там в проекте DF2 (**Data Length**).

Для коэф-тов фильтров проекта DF2 выравнивание стартового адреса данных в памяти должно быть кратно 4! Для коэффициентов аттенюатора – кратно 2!

При повторном запуске утилиты файл **coef.mem** не затирается, новый ряд дописывается в конец файла.




```
// Stage Half Band, length: 98 taps
// Data Length: 208.
000 400 e41 516 000 000 1ce e50 000 000 435 100 000 000 fd6 f4b
000 000 ead 088 000 000 108 f93 000 000 212 059 000 000 bb8 fb5
000 000 a49 03e 000 000 bb1 fca 000 000 89b 02d 000 000 f2a fd8
000 000 8b1 021 000 000 2e0 fe3 000 000 bec 018 000 000 c96 fea
000 000 250 012 000 000 867 ffo 000 000 270 00d 000 000 dd9 ff4
000 000 628 009 000 000 20f ff8 000 000 913 006 000 000 8d6 ffa
000 000 7dd 004 000 000 525 ffc 000 000 fde 002 000 000 95d ffd
000 000 ef0 001 000 000 771 ffe 000 000 352 001 000 000 0f4 fff
000 000 b99 000 000 000 729 fff 000 000 6a7 000 000 000 b0f fff
000 000 39e 000 000 000 d65 fff 000 000 1d8 000 000 000 eb8 fff
000 000 ode 000 000 000 f6d fff 000 000 05e 000 000 000 fc6 fff
000 000 023 000 000 000 fed fff 000 000 00a 000 000 000 ffb fff
000 000 002 000 000 000 000 000 000 000 000 000 000 000 000 000

// Stage Linear Phase, length: 27 taps
// Data Length: 64.
c49 5c6 e86 493 92c 1e3 d14 f97 7a5 ee6 ee2 f85 79f 050 b0f 07b
fdc 020 348 fcc 303 fcb 14b ffc 495 01b 209 013 3c5 ffd 966 ff4
aa0 ffa 41a 002 97c 003 fec 000 244 fff 3ba fff ea3 fff 2c3 000
15d 000 ff5 fff fd7 fff 000 000 000 000 000 000 000 000 000 000

// Stage Minimum Phase, length: 33 taps
// Data Length: 80.
770 009 60c 041 d1d 0ea eee 233 ff1 3d7 73f 4f7 d79 48e 934 263
68e f8a 89e dc5 7e1 e13 295 fca 743 138 20f 13b e41 02a 75a f43
9d4 f4b cd8 ff4 855 06f ddi 058 663 ff9 bdd fc5 c74 fdc 841 009
992 018 158 00a 4ac ffa 7ad ff8 629 ffe e7b 001 515 001 006 000
bf2 fff 000 000 000 000 000 000 000 000 000 000 000 000 000 000
```

Для добавления фильтра в проект DF2 открываем файл **DF2_COEF_TABLE.mem**.
В конце видим ряд коэф-тов полуполосного фильтра. Это фильтр для режима **Slow**. Этот же фильтр перезаписывается через **SPI** интерфейс:



```
// Data Length: 16.
000 400 30c 480 000 000 cf4 f7f 000 000 000 000 000 000 000 000

// Stage Attenuate 0db
000 400
// Stage Attenuate -1db
625 390
// Stage Attenuate -2db
0E5 32D

// Custom accessible throw SPI
// Stage Attenuate Manual (-3db default)
531 2D4

// align to 16
000 000 000 000 000 000 000 000

// Stage Half Band, length: 42 taps - ST1_HBS/ST_CUST
// Data Length: 96.
000 400 6fd 513 000 000 526 e5a 000 000 bf6 0ef 000 000 1a5 f62
000 000 1f6 06e 000 000 7c0 fb1 000 000 357 038 000 000 08a fd8
000 000 031 01c 000 000 c2d fec 000 000 e19 00c 000 000 a2a ff7
000 000 3d7 005 000 000 da5 ffc 000 000 cc6 001 000 000 082 fff
000 000 7c0 000 000 000 c78 fff 000 000 16a 000 000 000 f88 fff
000 000 01c 000 000 000 000 000 000 000 000 000 000 000 000 000
```

Можно вместо него вписать новый сгенерированный фильтр.
Выше располагаются коэффициенты для аттенюаторов, в том числе кастомного. Их так же можно поменять (вручную) на любые другие.

Небольшое отступление по заданию кастомной аттенюации:

Аттенюация выполняется умножением входных данных на коэффициент аттенюации. Единичный коэффициент (для аттенюации 0дБ) равен 0x400000 (4 194 304). Для получения коэффициента заданной аттенюации необходимо пересчитать единичное значение в соответствующее дробное, а затем домножить его на 4194304.

Например, необходимо выполнить аттенюацию -0,5дБ.


Такой аттенюации соответствует множитель 0,944.

Расчитаем коэф-т: $4\ 194\ 304 \times 0,944 = 3\ 959\ 423$.


Переводим в гекс: 3C6 A7F, и задаем выравниванием младшим словом вперед: A7F 3C6. Готово.

Далее нужно задать параметры нового фильтра в файле DEFINES.v


Тип нового фильтра в дефайне **TYPE_ST_CUST**:



Длину нового фильтра в дефайне **LEN_ST_CUST**. Длина задается как значение **length** из файла *.mem минус единица:



Для дефайна **DLEN_ST_CUST** нужно задать новую длину ряда в 12-битных словах, как значение **Data Length** из файла *.mem:



На этом процедура замены коэффициентов кастомного фильтра окончена. Теперь при выборе режима ЦФ «**Slow**» для первой ступени интерполятора будет задействован новый фильтр.

Аналогично можно заменить и любой другой ряд коэф-тов в проекте. Но нужно учитывать производительность фильтра, т.к. он может не успеть обсчитать фильтр заданной длины.

Также нужно учитывать, что выбор того или иного каскада фильтра выполняется в зав-ти от входной частоты семплирования (алгоритм выбора реализован в файле **DF_CONTROL.v**).

Оценивается производительность исходя из кол-ва умножений за период входной ЧД.

Например:

Частота мастер-клока 1024Fs.

Входная частота семплирования 2Fs (96kHz).

Выходная частота семплирования 16Fs (768kHz).

Получаем оверсемплинг $16/2 = x8$.

В таком режиме работает 3 ступени интерполятора: 2->4, 4->8, 8->16. Первая ступень выполняет однократно умножения всех тапов, вторая ступень выполняет два прохода, третья – четыре. Каждое умножение это два такта мастерклока.

Т.к. входная ЧД 2Fs, то все эти умножения нужно успеть выполнить за $1024/2 = 512$ тактов мастерклока. Нулевые коэф-ты при умножении не используются, поэтому для полуполосных фильтров их нужно вычитать.

Допустим первая ступень имеет 40 ненулевых тапов, вторая – 12, третья – 5. Получаем кол-во тактов мастерклока для первой ступени: $(40 \times 2) \times 1 = 80$, для второй: $(12 \times 2) \times 2 = 48$, для третьей: $(5 \times 2) \times 4 = 40$. Всего получаем: $80 + 48 + 40 = 168$ тактов на обсчет фильтра.

Помимо этого нужно добавить такты на чтение данных для вывода, т.к. для всех буферов FIFO используется общий блок памяти. Для x8 оверсемплинга нужно прочитать соот-но 8 отсчетов.




Чтение каждого семпла занимает 1 такт. Т.е. требуется дополнительно 8 тактов.


И плюс два такта нужно для аттенюации и загрузки в FIFO семпла входных данных.

Итого получаем $168 + 8 + 2 = 178$ тактов, которые легко помещаются в заданное ограничение 512 тактов.


Структура DF2

Структура 5-каскадного (x32) интерполятора





x2 FIR интерполятор, используемый для апсемплинга x64



CIC интерполятор, используемый для апсемплинга x128 и выше

