

PL-AD-150 使用说明

PL-AD-150 是深圳市匹乐电子科技开发的一款基于英飞凌 MA12070 方案的高端数字功放产品。MA12070 是一款基于多级开关技术的高效全集成式数字音频功放 IC，凭借英飞凌的增强型设计和生产标准，PL-AD-150 系列产品可确保在整个生命周期内始终保持极高的可靠性和稳定性。可在小型封装内提供一流的音频性能，适合设计工程师为家庭和专业音频应用开发产品。

产品主要特性：

1. 具有 3 级和 5 级调制的多级开关技术，使得该方案具有无与伦比的功耗能效 - 针对音乐播放时的功耗进行了优化，使其具有极低的能耗。
2. 2×80W 峰值输出功率（26V PVDD，RL = 4Ω，10% THD+N 电平），超紧凑，高集成度的解决方案 - 真正实现大功率小身材。
3. 通过板上拨码开关灵活实现 2.0（2×80W）、2.1（1×80W+2×40W）、4.0（4×40W）、1.0（1×160W）通道输出级配置。
4. 四阶反馈误差控制能够提供更好的增益，比传统的二阶环路更好地抑制误差，从而保证极低的信号失真、卓越的音频性能，即使电源不是理想电源（有噪音或者纹波），依然保证低失真度高音质并稳定可靠。
5. <160mW 空闲耗散功率（26V PVDD，所有信道开关）；功率为 2W 时效率 >80%（1kHz 正弦波，8Ω）；全功率时效率 >91%（1kHz 正弦波，8Ω）。
6. 音频性能 (PMP2)：>110dB SNR（A-w，相对于 1% THD+N 功率电平），无需复杂的动态跟随电源设计（常规配合提高能效的音响电源设计方案）。
7. 45μV 输出集成噪声（A-w），在大部分应用中无需低通滤波器（LPF）。
8. 高输出电平时 THD+N 为 0.004%。
9. I2C 控制（板上拨码开关四个可选地址），可以外接单片控制芯片工作模式，在性能和功耗方面取得平衡，可在各种应用中实现定制。
10. 内置保护：欠压闭锁、过热警告/错误，短路/过载保护、功率级引脚对引脚短路、通过串行接口（I2C）发送错误报告以及直流保护。
11. 四层沉金 PCB+阳极氧化散热器，具有优秀的散热和极低的 EMI。

应用范围

1. 便携式音响 - 电池供电的音箱，移动蓝牙音箱，底座式音响，手提音响，可穿戴式音响
2. 家庭音响 - 多房间系统，电视，音柱，家庭影院系统，独立组件
3. 语音控制音响
4. 专业音响 - 有源监听音箱，以太网供电（PoE），多声道系统

多级技术的优势与工作原理

尽管传统的 D 类音频放大器的效率已经达到了 90%及以上，但是其相对较高的功率、仅实现了 50%左右的常用音量效率，加上它对 LC 滤波器与散热器的需求，使得其占用的空间较大（成本也更高）。MERUS™ 多级 D 类放大器打破了这些局限。其技术创新带来了以下优势：

- › 无需输出 LC 滤波器，尺寸更小，成本更低
- › 改善了常用音量效率
- › 显著降低功耗，减少了散热
- › 得益于高频的多级开关，音源的细节得以保留音质音感得以提升。

这款突破性的放大器产品采用多级半桥功率级，在待机或近待机时，能够实现低功耗。不同于传统的 D 类放大器，该产品的每个半桥功率级都具有 4 个晶体管/MOSFET（传统 D 类放大器仅为 2 个）。这些半桥通过单电源建立多个 PWM 输出级（每个 MOSFET 由单独的 PWM 信号驱动），这就带来了极大的灵活性，并且能够在任何应用中为放大器配置最佳功率性能。位于顶部和底部 MOSFET 之间的飞跨电容（Cfly）由独立的电路持续供电，因此能够将电压电位保持在固定水平。这个“飞跨电容”基本上起到了额外电源轨的作用。这样一来，每个半桥功率级都能在输出切换节点处建立一个三电平输出信号：0V、 $\frac{1}{2}$ PVDD 和 PVDD。




图 1：MERUS™放大器采用了独特的功率级拓扑结构。基于这种设计，每个半桥都可以利用四个 MOSFET（M1-M4）和位于这些 MOSFET 之间用作额外电源轨的飞跨电容，在输出切换节点处建立三电平输出信号。

在完整的桥式负载（BTL）配置下——即将两个三电平半桥与切换模式相结合，其中每个半桥的切换模式都相对于另一个 90° 相移——产生的功率级可以为差分连接的扬声器负载提供 5 级调制模式。多级调制能够产生更高的输出频率，各个电压阶跃也更小，与传统的 D 类放大器相比，其输出的音频信号更接近输入波形。




图 2: MERUS™多级 D 类放大器能够提供完整的桥式负载 5 级输出信号。这些 IC 的 5 级输出, 不再需要外部输出级滤波, 从而最大限度地降低了整体功率损耗, 与传统的 D 类放大器相比, 其输出音频信号也更接近于输入波形。

这个 5 级系统使输出节点的开关频率提高到了原来的四倍, 差分连接扬声器负载的带外切换残差也更少。凭借更高效、更优异的 EMI 和 EMC 管理, 该放大器能够有效地被配置为无滤波器运行。在这种情况下, 扬声器负载切换频率是半桥输出节点 MOSFET 开关频率的 4 倍。还值得注意的是, 切换模式会产生三种状态 (传统 D 类放大器只能产生一种状态) (这时, 带外切换残差完全消除), 即 $-\frac{1}{2} PVDD$ 、 $0V$ 和 $+\frac{1}{2} PVDD$ 。在这些状态下, 两个半桥输出要么都是 $0V$, 要么都会产生完全“镜像”的 50% 占空比输出。在应用中, 这会直接降低音频系统输出的波纹电流。由于不需要抑制带外开关噪音或伪影, 因此多数应用中, 不需要使用共模情况下的 LC 滤波器。波纹电流降低的影响参见图 3。当标准化为传统的 D 类放大器的波纹电流时 (紫线), 三电平或半桥 (绿线) 和 5 电平或 BLT (灰线) 调制输出信号的波纹电流明显变小。于是, 除了固有地提高开关效率, 由于外部元件的波纹电流降低, 其总功耗和功率损耗也显著降低。




图 3: 由于外部元件的波纹电流显著降低, 音频应用的总功耗和功率损耗也相应降低。

0 状态下的三电平和五电平信号，无波纹电流。多级 D 类放大器带来的设计优势
由于多级 D 类放大器显著降低了功耗，因此其运行效率得到了提升。加上它在待机以及平均音量下的功耗较低，因此有助于设计人员设计出电池寿命更长或电池体积更小的便携式音频系统。




图 4a 和 4b: MERUS™ MA12040 多级 D 类放大器在待机时耗电仅为 250 mW。近待机时，功耗较为平稳，明显低于传统 D 类放大器，每声道甚至能达到 2W。对比右图，可发现改进功耗的重要性（MERUS™ MA12040 放大器在 4 Ω 负载下最大输出功率为 40W；此时二者都采用 18V 电源轨）。

由于总功耗取决于平均功率损耗，而且在再现常见的音频信号时，主要取决于待机损耗，与最常见的 D 类放大器相比，多级放大器的总功率效率改善因子为 4 或以上。这时使用数字控制接口，就可通过选择不同的调制方式和开关频率，实现不同的功率模式。在放大器运行期间，功率管理算法会根据给定的功率级自动选择最佳功率模式。功率模式之间的无缝切换，能够在整个输出功率范围最大限度地减少功率损耗，同时确保高频性能和低 EMI。由于无需借助大量滤波来抑制不必要的干扰，哪怕在高功率应用中，多级放大器也不必依靠 LC 和 RC 滤波器，而是直接驱动扬声器，这降低了应用成本。就算音频产品设计人员依然希望使用 LC 滤波器，它们也要比传统 D 类放大器的体积小。

低功率损耗意味着产生的热量更少，运行温度更低。在很多情况下，放大器电路板本身就能提供足够的散热能力，即使是通常需要使用专用散热器的高功率应用也不例外。由于音频设备内部的运行温度较低，在高输出功率运行期间，如高音量播放音乐时，它有着更大的裕量。较低的运行温度减少了热加速老化，因此，这也改善了音频设备的可靠性。

该解决方案尺寸为 80 mm x60 mm，每通道输出功率达 80 W。放大器的每个半桥输出端只有一个组合了小型 EMI 滤波器。

模拟版以及数字版的 MERUS™ 功放芯片都集成了内置四阶反馈环路，这可以更加有效地抑制可能降低音质的误差。多级放大器采用了音频信号来调制四阶反馈控制环路内的 PWM 信号的占空比。因此，这个四阶环路多级开关拓扑结构与动态电源管理方案相结合，打破了音频放大器解决方案的效率和紧凑性的局限，为您带来出类拔萃的音频质量。PL-AD-150 能够给产品设计人员带来灵感，帮助他们开发出全球最高效的便携式音频设备，最终赢得那些追逐创新产品的环保消费者这一庞大群体的青睐。



模块尺寸信息

长：80mm，宽：60mm，高：35mm



重量：100g

模块接口说明

正面图：



底面图:



目前最新版本为 V1.4，V1.3 和 V1.4 的接口没有改变。

1. 直流电源输入端。从上至下接口顺序为：VIN+，GND，VIN+，GND，两个 VIN+和两个 GND 分别在板上相连，用户一般只需要在两组 VIN+和 GND 任意输入一组就可以工作。做

成两组以方便模块级联。VIN+最大输入电压为直流+26V，绝对电压超过+27.5V 将永久损坏芯片！为保证输出功率请使用 200W 及以上电源供电。VIN+最小输入电压为+4V，实际推荐使用 6V 以上供电。电源的纹波噪声将直接音响音质，推荐使用直流电源用于测试。

2. 模拟音频信号输入端。从上至下接口顺序为：IN0A, IN0B, GND, IN1A, IN1B, 分别对应 SPEAK0A, SPEAK0B, SPEAK1A, SPEAK1B 的音频输入端。整板增益为默认 20dB。

具体音频输出对应的输入接法请参考芯片的工作模式选择图。

有客户遇到过在 IIS 输入条件下底噪较大的情况，大多数情况是由于信号连接线过长或者松动引起，解决方法可以考虑：①缩短连接线 ②用烙铁焊接代替插拔端子线。


3. 外部控制通信输入端。从左至右接口顺序为：SCL (IIC 的时钟引脚)，SDA (IIC 的数据引脚)，GND (地)，EN (拉高芯片进入复位状态，拉低使能)，MUTE (拉低进入静音状态，拉高使能)。

IIC 通讯可以用外部 MCU 配置芯片内部寄存器状态，包括芯片增益 (20dB/26dB)、多级电源模式 (Profile0-Profile4)、音频输入模式等，更多信息请参考数据手册 Page76，用户不连接 IIC 也可以正常工作，即进入默认状态。

4. IIC 地址选择引脚。用于多个模块并联使用时控制多个芯片选择 IIC 地址。位 1: AD0, 位 2: AD1, 拨码开关设置对应的 IIC 地址: 11=0X20; 10=0X21; 01=0X22; 00=0X23, 上推表示 1。

5. 芯片工作模式选择。位 1: MSEL1, 位 2: MSEL0 (上推表示 1)。

位 1/位 2=0/0 :4 通道单端输出 (SE)，此时每个通道最大输出功率为 40W。连接方法如下图所示：




交流耦合电容典型值


Load Resistance	Output AC-coupling capacitor, C_{out}	-3dB frequency
8Ω	220μF	90Hz
8Ω	1000μF	20Hz
4Ω	2200μF	24Hz

位 1/位 2=0/1 :2 通道单端输出 (SE) +1 通道半桥输出 (BTL)，此时单端输出每通道


功率为 40W，半桥输出通道功率为 80W。连接方法如下图所示：



位 1/位 2=1/0：2 通道半桥输出（BTL），此时每个通道的输出功率为 80W（出厂默认设置）。连接方法如下图所示：



位 1/位 2=1/1：1 通道双半桥输出（PBTL），此时单通道输出功率为 160W。连接方法如下图所示：




6. 音频功率级输出端。从上至下接口顺序为: SPEAK0A, SPEAK0B, SPEAK1A, SPEAK1B。
7. 电源指示 LED。绿色或蓝色 LED, 上电正常后此 LED 应常亮, 表示模块供电正常。

模块使用步骤

1. 正确设置好位置 5 的拨码开关, 并且正确对应音箱硬件连接(1.0、2.0、2.1、4.0)。
2. 如果是 MA12070P 则需要先连接好 IIS 线并供数据, 因为 MA12070P 的主时钟是来自 IIS CLK。
3. 在 1 接口正确设置好电压并连接好直流电源, 可以看到位置 7 的绿色 LED 亮起。5-26V 供电都能出声音, 但是具体电压和电源功率请参照负载需求来设置, 推荐供电电压 12-24V、供电电流 3-5A 即能满足大多数的应用需求。
4. 在 2 接口正确连接输入的音源。请注意 MA12070P 版的接插件定义请参看连接器丝印框右边部分 (忽略左边), MA12070 版请参看连接器丝印框左边部分 (忽略右边)。模拟输入的版本和数字输入的版本是两个完全不同的芯片, 所以板子兼容但是芯片是不兼容的!
5. 其它部分一般不需要连接即可正常工作, 请注意任何情况下插拔线头应先断电再操作。

模块原理图



使用 IIS 输入（MA12070P）数据通讯方式

1. 硬件连接:
 - CLK/BCLK（位时钟）接 SCK 和 SD1 两个引脚
 - LRCK/LRCLK（帧选择/左右声道选择）接 WS 引脚
 - DATA/SDATA（数据）接 SDO 引脚
2. 数据格式:
 - 左对齐
 - 256Xfs

Table 8-8 Parameters for the digital serial audio input interface

Address(bits)	Register name	Description
0x35(2-0)	i2s_format	PCM word format: 000: i2s 001: left justified (default) 100: right justified 16bits 101: right justified 18bits 110: right justified 20bits 111: right justified 24bits
0x36(0)	i2s_sck_pol	Clocking edge of the serial clock signal (SCK): 0: Serial data (SDX) and word select (WS) are changing at rising edge of the serial clock signal (SCK). The MA12070P will capture data at the falling edge of the serial clock signal SCK. 1: Serial data (SDX) and word select (WS) are changing at falling edge of the serial clock signal (SCK). The MA12070P will capture data at the rising edge of the serial clock signal SCK. (default)
0x36(4-3)	i2s_framesize	Number of data bits per frame: 00: 64 serial clock (SCK) cycles are present in each period of the word select signal (WS). (default) 01: 48 serial clock (SCK) cycles are present in each period of the word select signal (WS). 10: 32 serial clock (SCK) cycles are present in each period of the word select signal (WS). 11: reserved
0x36(1)	i2s_ws_pol	Temporal pairing of the two PCM data words in the serial data signals: 0: First word of a simultaneously sampled PCM data pair is transmitted while word select (WS) is low. (default) 1: First word of a simultaneously sampled PCM data pair is transmitted while word select (WS) is high.
0x36(2)	i2s_order	Bit order for PCM data words: 0: Most significant bit of the PCM data word is transmitted first. (default) 1: Least significant bit of the PCM data word is transmitted first.
0x36(5)	i2s_rightfirst	Left/right order of the two temporally paired PCM words: 0: Left PCM data word (of a simultaneously sampled PCM data pair) is send first. (default) 1: Right PCM data word (of a simultaneously sampled PCM data pair) is send first.

3.




Figure 8-2 Timing diagram of left justified mode (default).




Figure 8-3 Timing diagram of I2S mode with 2x32 bit.

使用 IIC 设置模块工作参数的通讯方式

此部分描述不完全，具体请参看数据手册第 18-20 页内容。


1. 通过模块上拨码开关设置模块 IIC 地址，对应设置如下表：

Table 8-8 I2C address decoding


I2C device address	AD1 pin	AD0 pin	7-bit I2C address
0x20	0	0	0b0100000
0x21	0	1	0b0100001
0x22	1	0	0b0100010
0x23	1	1	0b0100011

2. 芯片内有 128 个寄存器，其中 0-80 是可以读写的，96-127 是只读寄存器，具体请参看后面的地址映射表。


3. 硬件连接如下图所示：




4. **IIC 写操作:** 主机发送开始信号+7 位的 IIC 地址数据, 如果芯片收到地址相符将产生应答数据:




收到应答后开始传输数据, 每写入一个字节地址自动加 1:



5. **IIC 读操作:** 主机开始发送 R/W 位置 0 的写命令:



设备端将返回两个字节的的数据:



使用 IIC 设置模块工作参数的寄存器地址

Address	Default Address Value	Description	Name	Bit(s)	Value	Function
0x00	0x3D	Power Mode Control	manualPM	6	-011----	Select manual Power Mode control. Default the device will operate in automatic Power Mode control. This bit can be set to 1 if manual Power Mode control is required.
			PM_man	5:4	-011----	Manual selected power mode. These two bits can be used selecting the Power Mode of the device when it is in manual Power Mode control.
					--00----	<i>Reserved</i>
					--01----	<i>Power Mode 1</i>
					--10----	<i>Power Mode 2</i>
--11----	<i>Power Mode 3</i>					
0x01	0x3C	Threshold for Power Mode change PM1=>PM2	Mthr_1to2	7:0	00111100	Threshold value for PM1=>PM2 change. This value will set the threshold for when automatic Power Mode changes from PM1 to PM2. It can be programmed from 0 - 255; this maps to 0 output power – max output power.
0x02	0x32	Threshold for Power Mode change PM2=>PM1	Mthr_2to1	7:0	00110010	Threshold value for PM2=>PM1 change. This value will set the threshold for when automatic Power Mode changes from PM2 to PM1. It can be programmed from 0 - 255; this maps to 0 output power – max output power.
0x03	0x5A	Threshold for Power Mode change PM2=>PM3	Mthr_2to3	7:0	01011010	Threshold value for PM2=>PM3 change. This value will set the threshold for when automatic Power Mode changes from PM2 to PM3. It can be programmed from 0 - 255; this maps to 0 output power – max output power.
0x04	0x50	Threshold for Power Mode change PM3=>PM2	Mthr_3to2	7:0	01010000	Threshold value for PM3=>PM2 change. This value will set the threshold for when automatic Power Mode changes from PM3 to PM2. It can be programmed from 0 - 255; this maps to 0 output power – max output power.
0x0A	0xC	Soft-clipping and over-current protection latching	lf_clamp_en	7	0-----0-	Enables soft-clipping. High to enable. Low to disable.
			ocp_latch_en	1	0-----0-	High to use permanently latching OCP.

Address	Default Address Value	Description	Name	Bit(s)	Value	Function
0x1D	0x00	Select Power Mode Profile setting	PMprofile	2:0	ffff000	Power Mode Profile select. With this register the user can select the appropriate Power Mode Profile.
					----000	Power Mode Profile 0
					----001	Power Mode Profile 1
					----010	Power Mode Profile 2
					----011	Power Mode Profile 3
----100	Power Mode Profile 4					
0x1E	0x2F	Power Mode Profile configuration	PM3_man	5:4	ff10----	Custom profile PM3 content
					--00----	Assign scheme A to PM3
					--01----	Assign scheme B to PM3
					--10----	Assign scheme C to PM3
			--11----	Assign scheme D to PM3		
			PM2_man	3:2	ff--11--	Custom profile PM2 content
					----00--	Assign scheme A to PM2
					----01--	Assign scheme B to PM2
					----10--	Assign scheme C to PM2
			----11--	Assign scheme D to PM2		
			PM1_man	1:0	ff---11	Custom profile PM1 content
					-----00	Assign scheme A to PM1
-----01	Assign scheme B to PM1					
-----10	Assign scheme C to PM1					
-----11	Assign scheme D to PM1					
0x20	0x1F	Over-current protection latch clear	ocp_latch_clear	7	0-----	Clears over current protection latch. A low to high toggle clears the current OCP latched condition.
0x25	0x10	Audio in mode	audio_in_mode	6:5	-00-----	Audio input mode. Sets the input mode of the amplifier. This means the amplifier overall gain setting.
					-00-----	Audio in mode 0: 20dB gain
					-01-----	Audio in mode 1: 26dB gain
0x26	0x05	DC protection	Eh_dcShdn	2	fff-1--	Enables or disables DC protection. High to enable. Low to disable.
0x27	0x08	Audio in mode overwrite	audio_in_mode_ext	5	0000-0--	Enables audio in mode default overwrite. High to enable. Low to disable. Should be enabled for address 0x25 to have effect.
0x2D	0x30	Error handler clear	eh_clear	2	--0--0--	Clears error handler. A low-to-high-to-low toggle clears the error handler.

Address	Default Address Value	Description	Name	Bit(s)	Value	Function
0x60	0x00	Monitor register channel 0 (Frequency and Power Mode)	dcu_mon0.fr eqMode	6:4	-000ff00	Frequency mode monitor channel 0. Register to read out in which frequency mode channel 0 of the device is currently operating in.
			dcu_mon0.P M_mon	1:0	----ff00	Power mode monitor channel 0. Monitor to read out in which Power Mode channel 0 of the device is currently operating in.
0x61	0x00	Monitor register channel 0	dcu_mon0.m ute	5	ff000000	Channel 0 mute monitor. Monitor to read out if channel 0 is in mute or in unmute.
			dcu_mon0.vd d_ok	4	ff000000	Channel 0 VDD monitor. Monitor to read out if VDD for channel 0 is ok.
			dcu_mon0.pv dd_ok	3	ff000000	Channel 0 PVDD monitor. Monitor to read out if PVDD for channel 0 is ok.
			dcu_mon0.Vc fly2_ok	2	ff000000	Channel 0 Cfly2 protection monitor. Monitor to read out if Cfly2 for channel 0 is ok.
			dcu_mon0.Vc fly1_ok	1	ff000000	Channel 0 Cfly1 protection monitor. Monitor to read out if Cfly1 for channel 0 is ok.
			OCP Monitor channel 0	0	ff000000	Channel 0 over current protection monitor. Monitor to read out if an over current protection event has occurred.
0x62	0x00	Monitor register channel 0 (Modulation Index)	dcu_mon0.M _mon	7:0	00000000	Channel 0 modulation index monitor. Monitor to read out live modulation index. Modulation index from 0 to 1 maps on the 8-bits register from 0 to 255.
0x64	0x00	Monitor register channel 1 (Frequency and Power Mode)	dcu_mon1.fr eqMode	6:4	-000ff00	Frequency mode monitor channel 1. Register to read out in which frequency mode channel 1 of the device is currently operating in.
			dcu_mon1.P M_mon	1:0	----ff00	Power mode monitor channel 1. Monitor to read out in which Power Mode channel 1 of the device is currently operating in.
0x65	0x00	Monitor register channel 1	dcu_mon1.m ute	5	ff000000	Channel 1 mute monitor. Monitor to read out if channel 1 is in mute or in unmute.
			dcu_mon1.vd d_ok	4	ff000000	Channel 1 VDD monitor. Monitor to read out if VDD for channel 1 is ok.
			dcu_mon1.pv dd_ok	3	ff000000	Channel 1 PVDD monitor. Monitor to read out if PVDD for channel 1 is ok.
			dcu_mon1.Vc fly2_ok	2	ff000000	Channel 1 Cfly2 protection monitor. Monitor to read out if Cfly2 for channel 1 is ok.
			dcu_mon1.Vc fly1_ok	1	ff000000	Channel 1 Cfly1 protection monitor. Monitor to read out if Cfly1 for channel 1 is ok.
			OCP Monitor channel 1	0	ff000000	Channel 1 over current protection monitor. Monitor to read out if an over current protection event has occurred.
0x66	0x00	Monitor register channel 1 (Modulation Index)	dcu_mon1.M _mon	7:0	00000000	Channel 1 modulation index monitor. Monitor to read out live modulation index. Modulation index from 0 to 1 maps on the 8-bits register from 0 to 255.

Address	Default Address Value	Description	Name	Bit(s)	Value	
0x6D	0x00	Error accumulated register	error_acc	7:0	00000000	Error monitor register. Gives the accumulated status of every potential error source. This register should be cleared by using the error handler clear register.
						All bits will be 0 in default/normal operation and 1 when triggered
						<i>Bit 0: flying capacitor over-voltage error</i>
						<i>Bit 1: over-current protection</i>
						<i>Bit 2: pll error</i>
						<i>Bit 3: PVDD under-voltage protection</i>
						<i>Bit 4: over-temperature warning</i>
						<i>Bit 5: over-temperature error</i>
<i>Bit 6: pin-to-pin low impedance protection</i>						
<i>Bit 7: DC protection</i>						
0x75	0x00	Monitor MSEL register	mssel_mon	2:0	ffff000	MSEL[2:0] monitor register. Monitor to read out which output configuration the device is in: BTL, SE, BTL/SE or PBTL
0x7C	0x00	Error register	error	7:0	00000000	Error monitor register. Gives the live status of every potential error source.
						All bits will be 0 in default/normal operation and 1 when triggered
						<i>Bit 0: flying capacitor over-voltage error</i>
						<i>Bit 1: over-current protection</i>
						<i>Bit 2: pll error</i>
						<i>Bit 3: PVDD under-voltage protection</i>
						<i>Bit 4: over-temperature warning</i>
						<i>Bit 5: over-temperature error</i>
<i>Bit 6: pin-to-pin low impedance protection</i>						
<i>Bit 7: DC protection</i>						

联系我们

肖先生 15814672298

Michaelxiaowz@foxmail.com