РОССИЙСКАЯ ФЕДЕРАЦИЯ

ФЕДЕРАЛЬНАЯ СЛУЖБА
ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ

(19) **RU** (11) **2 519 563**(13) **C2**

(51) МПК
H03F 3/45 (2006.01)

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

(21)(22) Заявка: **2012139007/08, 11.09.2012**

(24) Дата начала отсчета срока действия патента:
11.09.2012

Приоритет(ы):
(22) Дата подачи заявки: **11.09.2012**

(43) Дата публикации заявки: **20.03.2014** Бюл. № 8

(45) Опубликовано: **10.06.2014** Бюл. № **16**

(56) Список документов, цитированных в отчете о поиске: **US 5304946 A1, 19.04.1994 . US 6825723 B2, 30.11.2004 . US 6344776 B1, 05.02.2002 . US 6043714 A1, 28.03.2000 . RU 2370879 C1, 20.10.2009**

Адрес для переписки:
346500, Ростовская обл., г. Шахты, ул. Шевченко, 147, ЮРГУЭС, Патентная служба

(72) Автор(ы):
Дворников Олег Владимирович (BY),
Прокопенко Николай Николаевич (RU),
Бутырлагин Николай Владимирович (RU)

(73) Патентообладатель(и):
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") (RU)

(54) СОСТАВНОЙ ТРАНЗИСТОР

(57) Реферат:

Изобретение относится к составному транзистору, который может быть использован в качестве устройства усиления аналоговых сигналов и в структуре аналоговых микросхем различного функционального назначения. Технический результат заключается в повышении в 8÷10 раз верхней граничной частоты различных усилителей за счет уменьшение входной и выходной емкостей используемого в них составного транзистора. Составной транзистор содержит входной транзистор (1), база которого является базой (2), а эмиттер - эмиттером (3) составного транзистора, выходной транзистор (4), коллектор которого является коллектором (5) составного транзистора, а эмиттер соединен с коллектором входного транзистора (1), при этом в схему введен дополнительный транзистор (6), статический режим которого по току эмиттера устанавливается дополнительным источником опорного тока (7), включенным между первой (8) шиной источника питания и эмиттером дополнительного транзистора (6), причем база дополнительного транзистора (6) соединена с базой входного транзистора (1), его коллектор связан с эмиттером входного транзистора (1), а эмиттер подключен к базе выходного транзистора (4). 1 з.п. ф-лы, 10 ил.

RU 2519563 C2

RU 2519563 C2



Фиг.3

RU 2519563 C2

RU 2519563 C2

RUSSIAN FEDERATION

FEDERAL SERVICE
FOR INTELLECTUAL PROPERTY

(19) **RU** (11) **2 519 563** (13) **C2**

(51) Int. Cl.
H03F 3/45 (2006.01)

(12) ABSTRACT OF INVENTION

(21)(22) Application: **2012139007/08, 11.09.2012**

(24) Effective date for property rights:
11.09.2012

Priority:
(22) Date of filing: **11.09.2012**

(43) Application published: **20.03.2014** Bull. № **8**

(45) Date of publication: **10.06.2014** Bull. № **16**

Mail address:
346500, Rostovskaja obl., g. Shakhty, ul. Shevchenko, 147, JuRGUEhS, Patentnaja sluzhba

(72) Inventor(s):
Dvornikov Oleg Vladimirovich (BY),
Prokopenko Nikolaj Nikolaevich (RU),
Butyrlagin Nikolaj Vladimirovich (RU)

(73) Proprietor(s):
Federal'noe gosudarstvennoe bjudzhetnoe obrazovatel'noe uchrezhdenie vysshego professional'nogo obrazovanija "Juzhno-Rossijskij gosudarstvennyj universitet ehkonomiki i servisa" (FGBOU VPO "JuRGUEhS") (RU)

(54) COMPOSITE TRANSISTOR

(57) Abstract:

FIELD: electricity.

SUBSTANCE: composite transistor contains an input transistor (1) which base is the base (2) and emitter is the emitter (3) of the composite transistor, an output transistor (4) which collector is the collector (5) of the composite transistor and its emitter is connected to the collector of the input transistor (1), at that in the circuit there is an additional transistor (6) which static mode against the emitter current is set by an additional reference power supply source (7) coupled between the first (8) power supply bus and the emitter of the additional transistor (6), at that the base of the additional transistor (6) is connected to the base of the input transistor (1), its collector is connected to the emitter of the input transistor (1) and the emitter is connected to the base of the output transistor (4).

EFFECT: increasing upper limit frequency of different amplifiers due to reduction of the input and output capacity for the composite transistor used in them.

2 cl, 10 dwg



Фиг.3

RU 2519563 C2

RU 2519563 C2

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, широкополосных и избирательных усилителях ВЧ и СВЧ диапазонов).

В современной микроэлектронике находят широкое применение классические каскодные усилители (КУ) с резистивной нагрузкой (фиг.1), включенной в коллекторную цепь входного транзистора - каскада с общим эмиттером [1-15]. Активную часть КУ, содержащую входной 1 и выходной 4 транзисторы, можно рассматривать как составной транзистор (СТ), который может включаться в различные электронные схемы.

Наиболее близким по технической сущности к заявляемому устройству является составной транзистор в схеме КУ (фиг.1) по патенту US 5.304.946, fig. 14, который показан также на чертеже фиг.2. Он содержит входной транзистор 1, база которого является базой 2, а эмиттер - эмиттером 3 составного транзистора, выходной транзистор 4, коллектор которого является коллектором 5 составного транзистора.

Существенный недостаток известного СТ, архитектура которого присутствует также во многих других каскодных усилителях [1-15], состоит в том, что он обладает сравнительно большими выходной $C_{вых}$ и входной $C_{вх}$ паразитными емкостями, что отрицательно сказывается на диапазоне его рабочих частот в структуре различных усилителей.

Основная задача предполагаемого изобретения состоит в уменьшении входной и выходной емкостей составного транзистора и, как следствие, повышение в 8-10 раз верхней граничной частоты различных усилителей на базе заявляемого СТ.

Поставленная задача решается тем, что в составном транзисторе фиг.1, содержащем входной транзистор 1, база которого является базой 2, а эмиттер - эмиттером 3 составного транзистора, выходной транзистор 4, коллектор которого является коллектором 5 составного транзистора, а эмиттер соединен с коллектором входного транзистора 1, предусмотрены новые элементы и связи - в схему введен дополнительный транзистор 6, статический режим которого по току эмиттера устанавливается дополнительным источником опорного тока 7, включенным между первой 8 шиной источника питания и эмиттером дополнительного транзистора 6, причем база дополнительного транзистора 6 соединена с базой входного транзистора 1, его коллектор связан с эмиттером входного транзистора 1, а эмиттер подключен к базе выходного транзистора 4.

Схема каскодного усилителя на основе составного транзистора-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена отдельно схема СТ-прототипа.

На чертеже фиг.3 показан заявляемый СТ в соответствии с п.1 формулы изобретения.

На чертеже фиг.4 представлена схема каскодного усилителя на основе СТ фиг.3, соответствующая п.2 формулы изобретения.

На чертеже фиг.5 представлена схема каскодного усилителя на базе СТ-прототипа фиг.2 (напряжение питания $E_{п}$=±5 В, транзисторы TN50S ФГУП НПП «Пульсар»).

На чертеже фиг.6 приведена схема каскодного усилителя на базе предлагаемого СТ фиг.3 ($E_{п}$=±5 В, транзисторы TN50S, TP50S ФГУП НПП «Пульсар»).

На чертеже фиг.7 показана зависимость коэффициента усиления по напряжению от частоты для схемы каскодного усилителя на базе СТ-прототипа фиг.5 и КУ с предлагаемым СТ фиг.3 (транзисторы TN50S, TP50S ФГУП НПП «Пульсар). Данный график показывает, что заявляемое устройство имеет в 7-8 раз лучшее значение верхней граничной частоты $f_{В}$.

На чертеже фиг.8 представлена зависимость комплексного входного сопротивления от частоты для схем каскодного усилителя на базе СТ-прототипа фиг.2 и усилителя с предлагаемым СТ фиг.3 (транзисторы TN50S, TP508 ФГУП НПП «Пульсар). Данный график показывает, что входная емкость предлагаемого устройства в 3-4 раза меньше, чем в известном СТ.

На чертеже фиг.9 показана схема каскодного усилителя на основе заявляемого СТ, которая имеет близкий к нулю входной статический ток.

На чертеже фиг.10 приведена зависимость входного статического тока сравниваемых схем фиг.5 и фиг.9 от температуры.

Данные графики показывают, что предлагаемая схема имеет значительно меньший входной статический ток, что приближает ее свойства по этому параметру к полевым транзисторам.

Составной транзистор фиг.3 содержит входной транзистор 1, база которого является базой 2, а эмиттер - эмиттером 3 составного транзистора, выходной транзистор 4, коллектор которого является коллектором 5 составного транзистора, а эмиттер соединен с коллектором входного транзистора 1. В схему введен дополнительный транзистор 6, статический режим которого по току эмиттера устанавливается дополнительным источником опорного тока 7, включенным между первой 8 шиной источника питания и эмиттером дополнительного транзистора 6, причем база дополнительного транзистора 6 соединена с базой входного транзистора 1, его коллектор связан с эмиттером входного транзистора 1, а эмиттер подключен к базе выходного транзистора 4.

На чертеже фиг.4, в соответствии с п.2 формулы изобретения, база входного транзистора 1 соединена с источником входного напряжения 9, между первой 8 шиной источника питания и коллектором выходного транзистора 4 включен резистор коллекторной нагрузки 10, а эмиттер входного транзистора 1 соединен по переменному току со второй 11 шиной источника питания через резистор местной обратной связи 12, а также соединен со второй 11 шиной источника питания через токостабилизирующий двухполюсник 13. Конденсатор 14 выполняет классическую роль разделительной емкости.

Рассмотрим работу ДУ фиг.3 в схеме фиг.4.

Приращение напряжения на коллекторе «К» (узел 5) составного транзистора в схеме фиг.4 вызывает изменение тока i_{c4} через емкость коллектор-база $C_{к4}$ выходного транзистора 4. Данный ток поступает в эмиттер, а затем в коллектор транзистора 6:

$$i_{кб} = \alpha_б i_{c4}, \qquad (1)$$

где $\alpha_i \approx 1$ - коэффициент усиления по току эмиттера i-го транзистора.

В эмиттерной цепи транзистора 1 при сопротивлении конденсатора 14 значительно меньшем, чем R_{12}, происходит перераспределение тока $\alpha_б i_{c4}$ между эмиттером транзистора 1 и резистором местной обратной связи 12:

$$i_{эl} = \frac{R_{12}}{R_{12} + r_{эl}} i_{кб} = \alpha_б K_d i_{c4}, \qquad (2)$$

где $K_d = \frac{R_{12}}{R_{12} + r_{эl}}$ - коэффициент деления тока $i_{кб}$ между $r_{эl}$ и R_{12};

$r_{эl} \approx 20 \div 30$ Ом - сопротивление эмиттерного p-n перехода транзистора 1.

Таким образом, коллекторный ток транзистора 4 и, следовательно, суммарный ток коллектора составного транзистора

$i_{к4}=\alpha_6\alpha_1\alpha_4 K_d i_{c4}$, (3)

$i_{к\Sigma}=i_{c4}-i_{к4}=i_{c4}(1-\alpha_6\alpha_1\alpha_4 K_d)$. (4)

Из (4) следует, что эффективная выходная емкость предлагаемого СТ уменьшается

$C_{эф.к4}=(1-\alpha_6\alpha_1\alpha_4 K_d)=C_{к4}(1-T_i)$, (5)

где $T_i=\alpha_6\alpha_1\alpha_4 K_d\approx 1$.

Как следствие, уменьшается эквивалентная постоянная времени коллекторной цепи нагрузки СТ ($\tau_{экв}$) и увеличивается верхняя граничная частота КУ фиг.4 $f_в$:

$\tau_{экв}=C_{к4}R_{10}\cdot(1-T_i)$, (6)

$$f_в = \frac{f_в^*}{1-T_i} >> f_в^*, \qquad (7)$$

где $f_в^*$ - верхняя граничная частота в КУ с составным транзистором-прототипом фиг.1.

Данные теоретические выводы подтверждают результаты моделирования, показанные на чертеже фиг.7, - верхняя граничная частота $f_в$ увеличивается в 7-8 раз (для техпроцесса ФГУП НПП «Пульсар»).

Вторая замечательная особенность заявляемого СТ - компенсация влияния паразитных емкостей коллектор-база $C_{кl}$ и $C_{к6}$ транзисторов 1 и 6 на входную комплексную проводимость схемы. Действительно эквивалентная входная емкость КУ в схеме фиг.4:

$C_{вх}=C_{к1}(1-K_{у1})+C_{к6}(1-K_{у2})<<C_{к1}$, (8)

где $K_{у1}=\frac{u_{э4}}{u_{вх}}\approx 1$ - коэффициент передачи напряжения $u_{вх}$ в эмиттер транзистора 4;

$K_{у2}=\frac{u_{э1}}{u_{вх}}\approx 1$ - коэффициент передачи напряжения $u_{вх}$ в эмиттер транзистора 1.

Третья замечательная особенность заявляемого СТ - малый входной статический ток, который может быть близок к аналогичному параметру полевых транзисторов:

$$I_{вх} = I_{б1} - I_{б6} = \frac{I_{э1}}{\beta_1} - \frac{I_7}{\beta_6}, \qquad (9)$$

где $I_{б1}$, $I_{б6}$ - статические токи базы транзисторов 1 и 6;

β_1,β_6 - коэффициенты усиления по току базы транзисторов 1 и 6.

Из (9) следует, что за счет соответствующего выбора статического тока источника опорного тока 7 можно получить нулевой входной ток в схеме фиг.4 и его относительно слабую температурную зависимость (см. фиг.10).

Данные теоретические выводы подтверждают графики фиг.10, из которых следует, что температурные приращения входного тока заявляемого СТ в диапазоне температур 60÷80°С в 9-10 раз меньше, чем в схеме СТ-прототипа.

Таким образом, заявляемое схемотехническое решение СТ характеризуется более высокими значениями верхней граничной частоты, меньшей величиной входной емкости, меньшим уровнем входного статического тока и его температурного дрейфа.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США №6.825.723 fig.3

2. Патент США №4.151.483 fig.2

3. Патент США №4.151.484
4. Патент США №3.882.410 fig.3
5. Патентная заявка WO 2004/030207
6. Патент США №4.021.749 fig.2
7. Патент США №3.693.108 fig.9
8. Патент США №6.278.329
9. Патентная заявка США 2005/0225397
10. Патент США №5.451.906
11. Патент Англии GB №1431481 fig.2
12. Патент US №3.693.108 fig. 9
13. Патент US №4.021.749 fig. 2
14. Патентная заявка US 2005/0225397
15. Патент US №6.278.329.

Формула изобретения

1. Составной транзистор, содержащий входной транзистор (1), база которого является базой (2), а эмиттер - эмиттером (3) составного транзистора, выходной транзистор (4), коллектор которого является коллектором (5) составного транзистора, а эмиттер соединен с коллектором входного транзистора (1), отличающийся тем, что в схему введен дополнительный транзистор (6), статический режим которого по току эмиттера устанавливается дополнительным источником опорного тока (7), включенным между первой (8) шиной источника питания и эмиттером дополнительного транзистора (6), причем база дополнительного транзистора (6) соединена с базой входного транзистора (1), его коллектор связан с эмиттером входного транзистора (1), а эмиттер подключен к базе выходного транзистора (4).

2. Составной транзистор по п.1, отличающийся тем, что база входного транзистора (1) соединена с источником входного напряжения (9), между первой (8) шиной источника питания и коллектором выходного транзистора (4) включен резистор коллекторной нагрузки (10), а эмиттер входного транзистора (1) соединен по переменному току со второй (11) шиной источника питания через резистор местной обратной связи (12), а также соединен со второй (11) шиной источника питания через токостабилизирующий двухполюсник (13).



Фиг.1



Фиг.2


8
+
10
5
К
+
8
$\alpha_1\alpha_6\alpha_4 K_d i_{c4}$
$C_{к4}$
7
i_{c4}
$I_7=I_0$
4
$u_{э6}$
$u_{э4}$
$\alpha_1\alpha_6 K_d i_{c4}$
i_{c4}
$C_{к1}$
$I_{вх}$
Вх.
1
$I_{б6}$
6
Б
$I_{б1}$
$\alpha_6 i_{c4}=i_{к6}$
$u_{вх}$
$i_{c4}\alpha_6 K_d$
$C_{к6}$
14
3
9
Э
$u_{э1}$
13
$I_{13}=2I_0$
12
-
11

Фиг.4


vcc
R4
3k
out1
V6
5
VT22
TN50S
V8
0.7
V7
5
in1
VT19
TN50S
V5
1Vac
0Vdc
C2
I3
1
1m
R3
500
vee
0

Фиг.5


R1
3k
out
1m
I2
V1
5
VT21
TN50S
VT18
TP50S
in
VT20
TN50S
V3
1Vac
0Vdc
C1
I1
1
2m
R2
500
V2
5
0

Фиг.6


Коэффициент усиления, дБ
20
15
10
5
0
-3dB,Ку=11.957дБ,
F=269.561МГц(new)
-3dB,Ку=11.628дБ,
F=39МГц(Prototip)
100·10 3
1·10 6
10·10 6
100·10 6
1·10 9
Частота, Гц

Фиг.7


Zвх, кОм
25
20
10
0
-0.5,Zвх=20.8кОм,
F=1.2МГц(Prototip)
-0.5,Zвх=19.9кОм,
F=3.7МГц(New shem)
100·10 3
1·10 6
10·10 6
100·10 6
1·10 9
Частота, Гц

Фиг.8


R1
3k
out
1.151m
I2
V1
5
VT21
TN50S
0
V2
5
VT18
TP50S
in
VT20
TN50S
V3
1Vac
0Vdc
C1
I1
1
2m
R2
500
0

Фиг.9


10
0
-10
-20
-30
-40
New_Shem
Prototip
Входной ток, мкА
-60
-40
-20
0
20
40
60
80
100
110
Температура, °C

Фиг.10