ЦАП своими руками (третья ветка)

[Kompros]

Продолжаем.

Предистория:
Первая ветка и ее окончание
Вторая ветка и ее окончание

Полезности:
Схемы генераторов: application-notes.pdf

Ветка закрыта.
Продолжение здесь

[vizzy]

Ах да, еще момент. Надо еще два элемента И и инвертор, чтобы в аждом канале были только данные этого канала.

[Romanoff]

Надо еще два элемента И и инвертор, чтобы в аждом канале были только данные этого канала.

Нука-нука, подробнее в этом месте, если не сложно
Что и с чем надо делать? И зачем?
Просто как я себе представляю, единовременно активна запись только с одного из входов ЦАП, что в этот момент на другом-не важно, не так?

vizzy
Понял про что ты! Красивое решение, мне нравится!
Сейчас нарисую то что получается, выложу на всеобщее обозрение и критику

[vizzy]

Просто как я себе представляю, единовременно активна запись только с одного из входов ЦАП, что в этот момент на другом-не важно, не так?

Если бы это было так, никакое бы разделение каналов не нужно было. Оба канала загружаются одновременно. Поэтому данные в сдвиговый регистр должны попадать только если LRCK=0(левый канал), а напрямую проходить только если LRCK=1. Иначе просто получите два канала данных, в которых левый и правый будут меняться местами через период. Кажется так.

[aal]

необязательно, но желательно - лишнюю помеху убрать, хоть она и синхронна с Фд.....

[Romanoff]

Поэтому данные в сдвиговый регистр должны попадать только если LRCK=0(левый канал), а напрямую проходить только если LRCK=1. Иначе просто получите два канала данных, в которых левый и правый будут меняться местами через период. Кажется так.

Мне видится этот вопрос несколько иначе... Не лучше ли гнать через регистр данные постоянно, и уже после регистра данные из двух потоков (исходный и сдвинутый) распределять по сигналу LRCK по входам ЦАП с помощью предложенной тобой схемы на двух элементах И и инверторе? В таком случае, на входах ЦАП будет действительно только нужная информация, а если "распределитель" поставить перед регистром, то, мне кажется, возможны ошибки, нет?

[Wired]

Если бы это было так, никакое бы разделение каналов не нужно было. Оба канала загружаются одновременно. Поэтому данные в сдвиговый регистр должны попадать только если LRCK=0(левый канал), а напрямую проходить только если LRCK=1. Иначе просто получите два канала данных, в которых левый и правый будут меняться местами через период. Кажется так.

а защелкиваться по спаду lrclk.

Добавлено через 2 минуты

Мне видится этот вопрос несколько иначе... Не лучше ли гнать через регистр данные постоянно, и уже после регистра данные из двух потоков (исходный и сдвинутый) распределять по сигналу LRCK по входам ЦАП с помощью предложенной тобой схемы на двух элементах И и инверторе? В таком случае, на входах ЦАП будет действительно только нужная информация, а если "распределитель" поставить перед регистром, то, мне кажется, возможны ошибки, нет?

даже распределять не надо, в случае правовьіровненного потока защелквается последние 24 бита по спаду вордклока.

[vizzy]

Мне видится этот вопрос несколько иначе... Не лучше ли гнать через регистр данные постоянно, и уже после регистра данные из двух потоков (исходный и сдвинутый) распределять по сигналу LRCK по входам ЦАП с помощью предложенной тобой схемы на двух элементах И и инверторе? В таком случае, на входах ЦАП будет действительно только нужная информация, а если "распределитель" поставить перед регистром, то, мне кажется, возможны ошибки, нет?

C точки зрения результата на выходе - без разницы, но в моем варианте помех, наверное, будет меньше, ибо меньше переключений логики.

[Romanoff]

vizzy
разумно, в общем то согласен
но что-то меня настораживает...

[Wired]

C точки зрения результата на выходе - без разницы, но в моем варианте помех, наверное, будет меньше, ибо меньше переключений логики.

хех... идея, для новой прошивки в плисину.

[Romanoff]

Собственно, в результате сегодняшнего обсуждения родил вот такую схему, смотрим аттач Спасибо vizzy за конструктивное обсуждение!
Мнения интересны, любые

[Lexus]

Romanoff, в такой схме проблем с синхронизацией не будет? Для линии LDATA получается сдвиг на половину периода BCLK. Для RDATA такого сдвига нет.

[Romanoff]

Lexus
Вот уж чего сказать не могу, того не могу По идее, влиять не должно, но пусть этот момент прокомментируют более опытные коллеги, мне и самому интересно...

[Lynx]

Я не буду ничего утверждать, но по-моему, подключение 5й ноги 1955 к ПЛИС не говорит о том, что 1896 используется как цифровой фильтр, из статьи этого совсем не следует. Тут АДВ ясность может внести.

Вношу ясность В Lynx D37 микросхема AD1896 используется исключительно по её прямому назначению, как асинхронный ресемплер. И более - никак. В качестве ЦФ используется внутренний фильтр AD1955, ибо он, как ЦФ, явно выигрывает у 1896-й в данном амплуа.

[Romanoff]

Lynx
Одна реплика, и куча вопросов отпала
Жаль только, что мои экзерсисы сегодняшние оказались бесполезными, ну да опыт приобретен, уже хорошо Может кому и пригодится такой "раздвоятель", судя по результатам моих поисков, в "явном виде" на форуме нигде вроде не выложена такая схема

Offтопик:
Дмитрий, а всеж-таки, 5я нога 1955й зачем в ПЛИС залезла?

[Lynx]

...5я нога 1955й зачем в ПЛИС залезла?

На всякий случай

[Romanoff]

aal
Объясни пожалуйста, как человек ковырявший 1955ю, будет ли она понимать данные с частотой дискретизации 176,4кГц, если в DAC Control Register 0 выставить PCM Sample Rate=192кГц?

[Lynx]

Будет.

[KSM74]

Lynx, Дмитрий, скажите какие параметры у AD1865N-K. В даташите оный грейд не присутствует, а Вы их применяете в 24-й версии, значит у Вас есть "живые" параметры данной версии цапа. С уважением, Сергей.

[Lynx]

Применял. Lynx24 является устаревшей моделью...
Праметры - немногим лучше, чем у грейда -J.

[Romanoff]

Lynx
Дмитрий, уточню на всякий случай:
Выставив в PCM Sample Rate значение, соответствующее бОльшему значению из строки в таблице, мы можем рассчитывать на работоспособность на всех частотах, указанных в этой строке?
Табличку, про которую говорю, приложил

Да, и заодно еще вопрос: какую серию логики предпочтительно использовать для делителей частоты? Надо Д-триггер и счетчик двоичный.