Страница 3 из 3 Первая 123
Показано с 41 по 53 из 53

Тема: Проектируем деглитчер для параллельного ЦАП

  1. #1 Показать/скрыть первое сообщение.
    Завсегдатай
    Автор темы
    Аватар для dortonyan
    Регистрация
    03.06.2009
    Адрес
    BLR
    Возраст
    35
    Сообщений
    1.766

    По умолчанию Проектируем деглитчер для параллельного ЦАП

    Несколько лет назад (ох уже 7 лет прошло) я опубликовал свои наработки по схемотехнике составных гибридных параллельных ЦАП на инструментальных конверторах и резисторных матрицах:
    http://forum.vegalab.ru/showthread.p...=1#post1942720

    Статья содержит реверс-инжениринг описание схемотехники легендарного гибридного ЦАПа D20400 (с неточностями, но не принципиальными), а так же описание новых вариантов составных ЦАП.
    Но на этом схемотехника гибридных ЦАП конечно не исчерпывается, есть множество иных вариантов, в том числе на резисторных сборках. В частности, появление ультрапрецизионных сборок, типа LT5400 со взаимным дрейфом резисторов 0,2ppm позволяет сегодня вдохнуть новую жизнь в хорошо забытую старую схемотехнику параллельных ЦАП.

    Однако все эти изыскания построения гибридных составных конвертеров были бы невозможны без деглитчера, описание которого заняло отдельную главу в публикации.
    В отличие от схемотехники ЦАП, вариаций построения деглитчеров практически нету. Поэтому описание УВХ в публикации можно считать вполне завершенным.

    Тем не менее, в любой схемотехнике есть нюансы, и судя по зародившемуся здесь http://forum.vegalab.ru/showthread.p...=1#post2979940 обсуждению, таких нюансов достаточно много.
    Поэтому предлагаю продолжить в новой ветке. А в качестве опорного варианта схемотехники рассмотреть последнюю собранную вариацию моего составного ЦАП с УВХ деглитчером:
    http://forum.vegalab.ru/showthread.p...=1#post2342889

  2. #41
    Завсегдатай
    Автор темы
    Аватар для dortonyan
    Регистрация
    03.06.2009
    Адрес
    BLR
    Возраст
    35
    Сообщений
    1.766

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    Про такую схему я писал выше. Пробовал ее в самой первой реализации УВХ, еще на ключах calogic с BBM логикой на NOR вентилях. Возможно реализация подкачала, но работала хуже обычного интегратора (уже не вспомню - почему). Поэтому в итоге от нее отказался и больше не повторял.
    В такой схеме хорошо бы емкость источником тока заряжать, но простой реализации я не придумал.

    Кстати, вполне вероятно, что такая же схема использовалась в сборках ультрааналога с УВХ на AD844, только с включением емкости на токовый выход.
    Последний раз редактировалось dortonyan; 29.11.2021 в 12:32.

  3. #42
    Старый знакомый Аватар для tomtit
    Регистрация
    23.06.2009
    Адрес
    пгт.Торонтовка
    Возраст
    63
    Сообщений
    674

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    Цитата Сообщение от dortonyan Посмотреть сообщение
    В такой схеме хорошо бы емкость источником тока заряжать, но простой реализации я не придумал.
    А почему? Ну если очень хочется, можно попробовать ОПА861.
    Импульсная х-ка будет получше с токовым выходом, 1-ый порядок все же, но вроде бы проектирование
    системы 2-го порядка с нужным откликом вещь несложная.
    Зато заряжать выходную емкость можно током раз в 10 большим входного, заряд тоже будет в 10раз больше.
    Коэффициент прямой передачи будет примерно равен отношению проходной емкости ключа к С1+С2.
    А какое сопротивление открытого ключа у дискретных D-MOS?

  4. #43
    Завсегдатай
    Автор темы
    Аватар для dortonyan
    Регистрация
    03.06.2009
    Адрес
    BLR
    Возраст
    35
    Сообщений
    1.766

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    У SD5400 сопротивление открытого канала порядка 30..40ом (зависит от напряжения затвора и подложки), точно опять же не скажу, все это лет 8..9 назад делалось. В затворе у меня было 5В, на подложке - минус 1,5В.
    На момент первого запуска схемы деглитчера опыта у меня было маловато, чтобы изобретать что-то сложное. А т.к. интегрирующее УВХ показало себя отлично, то надобность в другой схемотехнике отпала, и больше эту схему я не колупал.
    Возможно, если для схемы заряжающей емкость в землю использовать ОУ с малым смещением, нормальные интегральные ключи и подобрать коррекцию для правильного отклика, то результат будет лучше. Но это уже сложнее.

  5. #44
    Старый знакомый Аватар для tomtit
    Регистрация
    23.06.2009
    Адрес
    пгт.Торонтовка
    Возраст
    63
    Сообщений
    674

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    Честно сказать, я вижу только один способ усовершенствовать интегрирующий УВХ. На входе ОУ стоит конденсатор на землю для уменьшения прямого прохождения сигнала и подавления помехи переключения.
    Это наводит на мысль ещё увеличить эту емкость и применить ОУ, устойчивый с К=5..10. Получаем уменьшение
    глитча и искажений на порядок тупо за счёт уменьшения амплитуды на входе. Просится ОУ типа АД8067, но не имел с ним дела ещё, похоже нужно будет умощнить выход или поискать что-нибудь другое. Причём улучшение практически задаром, поскольку произведение полосы на усиление останется прежним.
    Последний раз редактировалось tomtit; 29.11.2021 в 19:08.

  6. #45
    Завсегдатай
    Автор темы
    Аватар для dortonyan
    Регистрация
    03.06.2009
    Адрес
    BLR
    Возраст
    35
    Сообщений
    1.766

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    Да, совместить фильтрующую емкость с коррекцией - хорошая мысль. Единственное - можно ли при этом получить короткий сеттлинг (если из-за большей емкости второй полюс опустится кГц на 100)?
    Я что-то типа такого пытался делать (правда неграмотно, методом "тыка") на ADA4637, но ничего хорошего не получилось. Изначально зарезервировал под него на плате RC цепочки для 2-х полюсной коррекции. Но, как оказалось в итоге, он на КУ -1 работает без проблем (полагаю, что из за хорошей скорости нарастания хватает небольшого запаса по фазе). После выбрасывания лишних элементов схема приняла текущий, максимально простой вид. И емкость 100 пик оказалось оптимальной практически с любым ОУ.
    Другой момент - не факт, что увеличение фильтрующей емкости сильно повысит линейность. Соб-но эта емкость, она же не "срезает" глитч, а просто интегрирует его по времени, позволяя избежать перегрузки входа ОУ. Соот-но если емкости достаточно, чтобы защитить вход, то дальше ослабление глитча будет уже определяться CMRR ОУ и разбросом номиналов емкостей в диф. плечах.
    В результате получается, что линейности проще добиться используя не максимально широкополосный ОУ, а используя ОУ с максимально линеаризованным входом (не нужно париться с коррекцией).
    Например, LM318 в моей схеме уже проблем по входу не испытывает и демонстрирует уровень интермод не хуже того же ADA4637. AD845, например, тоже отлично работает, несмотря на скромную полосу.

  7. #46
    Старый знакомый Аватар для tomtit
    Регистрация
    23.06.2009
    Адрес
    пгт.Торонтовка
    Возраст
    63
    Сообщений
    674

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    Я в общем согласен - лучшее - враг хорошего. ОУ с линейным входом имеют повышенный шум из-за резисторов в местной ОС первого каскада и новых таких ОУ практически нет. Ещё страдает полоса из-за снижения крутизны первого каскада.
    Всё остановилось на LM318 и древних Харрисах.

    Можно ещё зашунтировать резистор 51ом, который стоит последовательно с интегрирующей ёмкостью, маленькой индуктивностью.

    Цитата Сообщение от dortonyan Посмотреть сообщение
    он на КУ -1 работает без проблем.
    Так там на ВЧ Noise Gain = -3, как минимум, видимо, хватает для устойчивости ADA4637.
    Я предложил увеличить отношение емкостей и поставить более "неустойчивый" ОУ.
    К сожалению, увеличение отношения емкостей бесполезно для уменьшения прямого пролаза, так как пропорционально
    растет Noise Gain.


    Offтопик:
    При СССР, у нас делали УВХ 100нс 12бит на дискрете.
    И боролись с тепловыми хвостами, уменьшая мощность рассеиваемую первым дифкаскадом.
    Схемотехника базировалась на однокаскадном ОУ, нагруженном на емкость хранения.
    Сломанный дифкаскад совмещал функции токового ключа В/Х. Быстродействие ~1нс,
    апертурная нестабильность 40пс, маленькая ошибка переключения.

    Последний раз редактировалось tomtit; 30.11.2021 в 03:38.

  8. #47
    Завсегдатай
    Автор темы
    Аватар для dortonyan
    Регистрация
    03.06.2009
    Адрес
    BLR
    Возраст
    35
    Сообщений
    1.766

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    Цитата Сообщение от tomtit Посмотреть сообщение
    Так там на ВЧ Noise Gain = -3, как минимум, видимо, хватает для устойчивости ADA4637.
    А он и в ИУ DAC8805 (в двухполярном режиме с 10к в ООС), в котором гейн меняется от -1 до -3 тоже без проблем работает. Хотя возможно там полюс создает выходная емкость ЦАП.

    Цитата Сообщение от tomtit Посмотреть сообщение
    Я предложил увеличить отношение емкостей и поставить более "неустойчивый" ОУ.
    Имеете ввиду уменьшить номинал емкости хранения, не трогая фильтрующую емкость? Но емкость хранения тоже выполняет ф-ю фильтрации, поэтому (а так же из-за роста шума) ее уменьшать нежелательно.

    В общем, я пытался навешивать всякие улучшайзеры на свою схему: и RC на вход I/U, и RC двухполюсной коррекции в УВХ, и проволочные индукторы на входы УВХ (типа диплексоры). Даже в 0402 комплектации получилась приличная гирлянда вокруг ключей.
    Потом, в ходе лабораторных работ оказалось, что ОУ с совсем простым входом (5534) оно не помогает (при увеличении емкостей неминуемо растет сеттлинг). А для fet ОУ или ОУ типа 318 это все не нужно. В результате, руководствуясь известным принципом Микелянджело "отсекай все лишнее", я повыбрасывал из схемы почти все: в I/U оставил только небольшую емкость в ООС, в УВХ - оставил только фильтрующие 100pF емкости.
    В итоге получилась опубликованная схема, которая, несмотря на простоту, отлично работает. Единственное, что там стоит варьировать, это емкость хранения (с пропорциональным изменением номиналов резисторов). Если используется добротный ОУ с хорошей линейностью на низкоомной нагрузке, то C hold лучше задать 100pF, резисторы - по килоому. Если ОУ используется более слабый, то резисторы можно увеличить до 2к, а емкость пропорционально снизить до 47..56 пик. Ну и в случае использования низкоомных резисторов, ключи так же следует выбирать низкоомные (не более 5..10 ом).

    Поэтому лично мне более полезной доработкой видится добавление 3-го ключа, как вы предложили, для вычитания проходящего глитча ЦАП. Тогда снижаются требования к импедансу ключей. Но я такой вариант не пробовал, будет ли он работать лучше стандартного - надо проверять.

  9. #48
    Начинающий Аватар для Alex
    Регистрация
    20.03.2003
    Адрес
    Worldwide
    Возраст
    59
    Сообщений
    32.479

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    Цитата Сообщение от dortonyan Посмотреть сообщение
    А он и в ИУ DAC8805 (в двухполярном режиме с 10к в ООС), в котором гейн меняется от -1 до -3 тоже без проблем работает.
    У меня 8803 не в двуполярном режиме, LME49720, 723 и ОРА1656 там нормально работают.

    P.S. вот как раз к вопросу, куда дифференциальный деглитчер....
    "Да мне-то что, меняйтесь!"(с)анек.
    <>
    <-- http://altor1.narod.ru --> Вопросы - в личку, е-мейл, скайп.

  10. #49
    Старый знакомый Аватар для tomtit
    Регистрация
    23.06.2009
    Адрес
    пгт.Торонтовка
    Возраст
    63
    Сообщений
    674

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    Вот еще вариант:
    Сдвоенный ключ на землю и хорошее подавление синфазки во время хранения.
    При использовании переключателей в качестве одиночных, надо землить COM -
    в два раза меньше емкость на землю.
    Нажмите на изображение для увеличения. 

Название:	sha3.png 
Просмотров:	78 
Размер:	41,8 Кб 
ID:	410575

    Цитата Сообщение от dortonyan Посмотреть сообщение
    Хотя возможно там полюс создает выходная емкость ЦАП.
    Да, конечно, плюс дорожки и входная емкость JFETов.
    Емкость параллельно с резистором ОС ставят, чтобы её скомпенсировать
    и не усиливать слишком входной шум ОУ.
    Последний раз редактировалось tomtit; 01.12.2021 в 00:00.

  11. #50
    Завсегдатай
    Автор темы
    Аватар для dortonyan
    Регистрация
    03.06.2009
    Адрес
    BLR
    Возраст
    35
    Сообщений
    1.766

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    tomtit, браво! "Все гениальное - элементарно просто".
    На одиночных ключах ключ "B" можно выкинуть. Получается та же пара SPDT, что и в стандартной дифференциальной схеме, но с вычитанием проходящего глитча ЦАП. Здорово!

    Цитата Сообщение от tomtit Посмотреть сообщение
    Да, конечно, плюс дорожки и входная емкость JFETов.
    Емкость параллельно с резистором ОС ставят, чтобы её скомпенсировать
    и не усиливать слишком входной шум ОУ.
    А вот LT1468-2 в том же I/U работает с заметным перерегулированием (с ADA4637 фронты гладкие, без выбросов). Хотя запас по фазе в таком КУ у 1468-2 по ДШ больше, чем у 4637. Поэтому я и решил, что дело в скорости нарастания. Или в случае с 1468 так влияет его изначально двухполюсная АФЧХ?

  12. #51
    Частый гость Аватар для abyrvalg
    Регистрация
    13.04.2016
    Сообщений
    146

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    Цитата Сообщение от dortonyan Посмотреть сообщение
    Или в случае с 1468 так влияет его изначально двухполюсная АФЧХ?
    Возможно влияет ее трехкаскадный ВК, неустойчивые уже на 100пФ без резистора на выходе

    С уважением, Полиграф Полиграфович

  13. #52
    Старый знакомый Аватар для tomtit
    Регистрация
    23.06.2009
    Адрес
    пгт.Торонтовка
    Возраст
    63
    Сообщений
    674

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    Цитата Сообщение от dortonyan Посмотреть сообщение
    tomtit, браво! "Все гениальное - элементарно просто".
    На одиночных ключах ключ "B" можно выкинуть. Получается та же пара SPDT, что и в стандартной дифференциальной схеме, но с вычитанием проходящего глитча ЦАП. Здорово!


    А вот LT1468-2 в том же I/U работает с заметным перерегулированием (с ADA4637 фронты гладкие, без выбросов). Хотя запас по фазе в таком КУ у 1468-2 по ДШ больше, чем у 4637. Поэтому я и решил, что дело в скорости нарастания. Или в случае с 1468 так влияет его изначально двухполюсная АФЧХ?
    Всё равно надо паять прототип и проверять. Моделирование не показывает преимуществ перед простейшей схемой. Пока ещё не нашел хорошей модели ключей, а сделать самому невозможно без измерений на макете.

    Скорость нарастания никак не влияет на вид отклика, пока не превышен full power bandwidth, то есть ОУ не перегружен. А в нелинейном режиме анализ гораздо сложнее и зависит больше от схемотехники.

  14. #53
    Завсегдатай
    Автор темы
    Аватар для dortonyan
    Регистрация
    03.06.2009
    Адрес
    BLR
    Возраст
    35
    Сообщений
    1.766

    По умолчанию Re: Проектируем деглитчер для параллельного ЦАП

    Цитата Сообщение от tomtit Посмотреть сообщение
    Всё равно надо паять прототип и проверять. Моделирование не показывает преимуществ перед простейшей схемой.
    Реально преимуществ возможно тоже не будет. По моим спектрам видно, что глитча уже не видно. Тем не менее, решение очень интересное, потому что снижает требования к ключам, и должно быть не хуже стандартной схемы в плане симметрии глитча самих ключей.

    Цитата Сообщение от tomtit Посмотреть сообщение
    Пока ещё не нашел хорошей модели ключей, а сделать самому невозможно без измерений на макете.
    Я в микрокапе вместо ключей использовал BSS83 (NXP, на них кстати тоже пробовал делать УВХ, т.к. сильно дешевле калоджиков). Получалось очень похоже на реальные измерения.

    Цитата Сообщение от abyrvalg Посмотреть сообщение
    Возможно влияет ее трехкаскадный ВК, неустойчивые уже на 100пФ без резистора на выходе
    Навряд ли, там емкостная нагрузка менее 10пик (10пик в ООС последовательно с выходной емкостью ЦАП).

    Цитата Сообщение от tomtit Посмотреть сообщение
    Скорость нарастания никак не влияет на вид отклика, пока не превышен full power bandwidth, то есть ОУ не перегружен.
    Хотя да, LME49710 и OPA211 отклик имеют сильно лучше, почти как ADA4637, при скорости нарастания сопоставимой с 1468. Т.е. это именно на 1468-2 такой эффект. Видимо при перегрузке входа избыток усиления играет отрицательную роль.

Страница 3 из 3 Первая 123

Социальные закладки

Социальные закладки

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •