Как получить 32Fs поток I2S в современном мире.

[_Mis_]

Приветствую!

Появилась интересная задачка. Есть древнее аудиоустройство начала 80х с АЦП CX20018 (ЦАП CX20017). Хочу организовать ему цифровой вход. Не особо принципиально будет ли это SPDIF или USB конвертер. Все упёрлось отчасти в не возможность работы современных микросхем SPDIF приемников в режиме 44.1 с выходным битклоком 32fs. Китайскую Аманеру тоже не получается заставить выдавать 32fs. Может просто не нашел как...

В аппарате хитрая общая схема синхронизации: АЦП генерирует мастерклок(нестандартный), на его основе аудиопроцессор формирует BCLK & LRCLK. Далее все это идет обратно в АЦП, который в ответ дает DATA.
Те. нужен или Slave I2S прередатчик, который примет BCLK & LRCLK и отдаст DATA. Или из подсмотренной схемы аналогичного аппарата с SPDIF входом, такой вариант: Приемник выдает DATA И LRCLK. Далее фазовый компаратор и VCO генерирует мастерклок, сравнивая фазы входного LRCLK и LRCLK сформированного из мастерклока аудопроцессором (петля).

Пока нашел схему преобразователя 64Fs в 32Fs https://www.diyaudio.com/archive/blo...der-page2.html

[maxssau]

SRC4192?

PLL с подстройкой http://www.ti.com/lit/ds/symlink/tlc2932a.pdf

если частота мастерклока 84.6МГц, то это конечно никто не съест. Как вариант всё делать в ПЛИС по схеме с diyaudio

Offтопик:

ну пожалуй главный вопрос, зачем нужен такой АЦП в 2020 году?

[_Mis_]

SRC4192?

Не хочу ASRC. Или ее в режиме BYPASS можно заставить просто потоки конвертировать?

Мастерклок там 10.584МГц (44.1*32*7.5)

PLL с подстройкой

Спасибо за наводку. Почитаем. В оригинальной схеме должна стоять спец. Сониевская микросхема CX23065 и VCO на рассыпухе...

ну пожалуй главный вопрос, зачем нужен такой АЦП в 2020 году?

Наверно не совсем правильно обьяснил. Задача установить SPDIF вход вместо АЦП.

Как вариант всё делать в ПЛИС по схеме с diyaudio

Так и пытаюсь сейчас зарисовать схему в Quartus*е. До этого только первый раз поделил частоту на макетке.