board_xc7a100_v10

[demon_rt]

Решил создать отдельную ветку.

При эксплуатации первой версии ЦАП board https://forum.vegalab.ru/showthread.php?t=83083 на базе Virtex 4 били выявлены некоторые недостатки:

- Очень сильный нагрев ПЛИС и как следствие всего устройства, в силу примененного старого семейства с большим потреблением.

- Применение программируемого генератора Si570 сильно усложняло проект ПЛИС в из-за реализации конечного автомата программирования, тем самым снижалась общая надежность устройства при переходах между разными Fs. Также параметры фазового шума и точности настройки данного синтезатора уступают константным генераторам с фиксированной частотой.

- Не хватало полной гальванической развязки между цифрой и аналогом.

Ну и еще пару мелких недочетов подвигли на разработку нового устройства.



ТЗ:

- Питание от внешнего импульсного преобразователя постоянного тока, напряжением +12 В.

- Общее потребление устройства с установленными модулями ЦАП в районе 10 Вт.

- Все элементы должны находиться на одной двухслойной плате, за исключением двух модулей ЦАП.

- Цифровые входы: SPDIF OPt, SPDIF COAX, USB

- Аналоговый выходы: RCA, Phone

- Применение современной ПЛИС с малым потреблением и достаточным количеством блоков DSP для обработки.

- Полная гальваническая развязка по питанию и сигнальным линиям между цифровым и аналоговым трактами.

- Реализация USB на процессоре Atmel (с возможностью использования драйверов от аманеро)

- Аттенюатор на реле.

- Применение генераторов аналогового тракта с низким фазовым шумом

- Наличие энергонезависимой ПЗУ для хранения настроек (уровень аттенюатора, селектор вх. вых. и др)

- Интегрированный усилитель для наушников на мощных буферах ( очень хорошо показали себя LM49600 в прошлой версии)

- Защита по DC в усилителе для наушников

- Все управление одним энкодером

- Поддержка управления через инфракрасный ПДУ

- Поддержка VFD дисплея 16х112 точек и реализация графического контроллера в ПЛИС

- Реализация в ПЛИС ЦФ 2048 отвода, 32 бита. и коэффициентами интерполяции х1,х2,х4,х8

Схема:



Внешний вид:

[lionel]

Попробовал с latch, тот же результат. Возможно, я не до конца понимаю как нужно подавать valid. Это тот же lrck со скважностью 50%, пересинхронизированный на защелке?
Приложу файлы модулей, преобразующих последовательные данные в шину 24бит и обратно, может там что-то не совсем правильно. Хотя FIR фильтры, сгенерированные из fdatool, работают в этом же дизайне.
pcm_input_bus.zip
Фильтры раздельные для каждого канала, данные на шине обновляются по rising edge lrck.

[demon_rt]

always @ (posedge lrck_in) begin
store_reg_l <= shift_register[63:32];
store_reg_r <= shift_register[31:0];
end

always @ (negedge bck_in) begin
shift_register <= shift_register << 1;
shift_register[1] <= data_in;
shift_register[0] <= shift_register[63];
end


always @ (posedge clk) begin
pcm_out_l <= store_reg_l[23:0];
pcm_out_r <= store_reg_r[23:0];
bck_out <= bck_in;
lrck_out <= lrck_in;
end

У вас все три процесса работают на разных опорных частотах с одними данными. Это неправильно!

---------- Сообщение добавлено 13:24 ---------- Предыдущее сообщение было 13:12 ----------

Все зависит от типа ЦАП. Некоторые требуют чтобы все сигнала, включая BCK были синхронны с SCK. В этом случае всю приемо-передающую часть лучше делать на частоте SCK. Часть DSP же можно на любой высокой частоте, к примеру на 200 МГц, но от входной (SPDIF, USB ) части и выходной (ЦАП) этот сегмент кода должен быть отделен с помощью памяти (можно на FiFo) умеющей работать на двух клоках, только при такой архитектуре можно говорить о битперфектности цифрового канала.

---------- Сообщение добавлено 14:54 ---------- Предыдущее сообщение было 13:24 ----------

Набросал картинку. Как видно из схемы вся логика внутри ПЛИС тактируется только двумя частотами. Которые в свою очередь развязаны между собой. Такая архитектура позволяет правильно реализовать в ПЛИС синхронную логику передачи потоков данных без потерь и возникновения метастабильности. Разводится прошивка при данной концепции, как правило без единой Timing Error.

[lionel]

В моем случае всё может тактоваться от одной частоты и fifo мне вроде как не нужен.
Переделал всё под синхронизацию от одной частоты. Проявлявшиеся иногда проблемы с неправильной работой полностью ушли.
Но вот ip ядро FIR ii попрежнему не работает. Хотя без каких бы то ни было проблем работают фильтры, сгенерированные из fdatool. Да и всё остальное работает.
lrck пересинхронизирован на latch. Никаких искажений или потерь нет, но ip ядро работает как аттенюатор, не фильтруя сигнал. Непонятно, что еще ему не так может быть. Ну либо оно просто нерабочее.

[demon_rt]

Но вот ip ядро FIR ii попрежнему не работает.

На какой частоте семплирования работает ЦАП ?

[lionel]

На какой частоте семплирования работает ЦАП ?

Я пробовал от 44100 до 384000 подавать на FIR ii, в проекте в качестве ЦАП пара DSD1792, пока что в режиме со встроенным ЦФ.

[demon_rt]

пока что в режиме со встроенным ЦФ.

А как проверяли, что фильтр не корректно работает?

[lionel]

А как проверяли, что фильтр не корректно работает?

Всё просто, сделан тестовый фильтр, там частота среза 100Гц. С теми же коэффициентами сгенерированный из матлаба - всё прекрасно срезает. А этот либо вообще не работает либо имеет реальную частоту среза далеко за звуковым диапазоном. Уровень отличается а АЧХ такая же.

[demon_rt]

т.е. проверяли уже после ЦАП на звуковой карте?

[lionel]

т.е. проверяли уже после ЦАП на звуковой карте?

Да, для семплрейта 44100 и частоты работы 90.3168 МГц смотрел через АЦП.

[tomtit]

Не понял, что значит "аккумулятор надо бы сильно побольше" в контексте ненужности большой разрядности коэфф. и отводов?

Я имел в виду, что разрядность коэффициентов влияет только на неравномерность АЧХ и подавление в полосе задержания. Я использовал 27бит. Аккумулятор же не должен переполняться и желательно не отбрасывать младшие биты до финального округления с дизерингом. Поэтому на этом экономить не нужно.
Излишне длинный фильтр имеет слышимое стеклянное звучание из-за слишком длинного отклика. Конечно все нормально, если лишние тапы равны нулю или влияние их ниже уровня шума. Но тогда каков их смысл?

[sia_2]

Излишне длинный фильтр имеет слышимое стеклянное звучание из-за слишком длинного отклика.

Offтопик:
Распространенный миф, кстати. В нормальных фонограммах просто нет сигналов, на которых бы он "зазвенел", сами посмотрите спектр. "Стеклянность" - это обычно или дефект самой фонограммы, например, чрезмерно агрессивный нойз-шейпинг, или последствия некорректной цифровой обработки (особенно этим грешили первые цифровые пульты и workstations). "Короткий" фильтр их просто маскирует.

[demon_rt]

Никаких искажений или потерь нет, но ip ядро работает как аттенюатор, не фильтруя сигнал. Непонятно, что еще ему не так может быть.

Моделировать не пробовали? Могу посмотреть ваш COE

[lionel]

Моделировать не пробовали? Могу посмотреть ваш COE

Ок, спасибо. Файлик вот: 500Hz_coeff.txt. Именно его проверял и с матлаб-фильтром и с ip ядром.

Думаю действительно надо промоделировать, иначе не понять в чем дело.

[demon_rt]

Ок, спасибо. Файлик вот: 500Hz_coeff.txt.

Такой не смогу проверить. Нужен целочисленный

[lionel]

Такой не смогу проверить. Нужен целочисленный

Вот экспорт прямо из фильтра:
unscaled.txt fixed-point.txt scaled.txt

[demon_rt]

Аккумулятор же не должен переполняться и желательно не отбрасывать младшие биты до финального округления с дизерингом. Поэтому на этом экономить не нужно.

Под аккумулятором вы имеете ввиду сумматор после умножителя?

---------- Сообщение добавлено 14:16 ---------- Предыдущее сообщение было 14:15 ----------

Вот экспорт прямо из фильтра:

IP Xilinx умеет работать только с целочисленными коэффициентами

[lionel]

IP Xilinx умеет работать только с целочисленными коэффициентами

В fixed-point.txt как раз целочисленные коэффициенты.

[demon_rt]

В fixed-point.txt

АЧХ с данными коэффициентами

[lionel]

Так и есть, вот что в fir compiler после загрузки коэффициентов:

Только вот фильтрации по факту нет.

[demon_rt]

Только вот фильтрации по факту нет.

Может вы ее не видите. Пропускать данный фильтр будет сотни герц, а потом плавное ослабление до -20 Дб. Т.е. фильтром назвать его с трудом можно, больше на аттенюатор похоже.