Реклок, как лучше........

[SashaNetrusov]

1. Синхронный реклок. Самый лучший. Но требует передачи в СПДИФ источник тактовой частоты из внешнего ЦАПа или управляющего воздействия на ГУН в источнике. Многим не нравится.
2. Асинхронный. Всё хорошо пока фронт тактовой от опорного генератора в ЦАПе находится в середине битового интервала. Как приближается граница из-за джиттера цифрового потока происходят схватывания то предыдущего то последующего бита. Идут искажения пока синхроимпульс не уйдёт из зоны джиттера.
Не есть хорошо.
3.Асинхронный, но за счёт хитрой схемотехники отсчёты не искажаются а в зависимости от отклонения частоты либо периодически пропадают по одному отсчёту либо повторяются дважды.
4. Асинхронный, но отсчёты не пропадают и не дублируются, а время от времени временной интервал увеличивается или уменьшается примерно на 1/64 часть периода.

Какая из реализаций (интересуют 3 и 4) предпочтительней?

[Эx, залужу...]

Какая из реализаций (интересуют 3 и 4) предпочтительней?

Конечно 4

Вариант 3 это когда спдиф-приемник в слэйве? Если далее по тракту ЦФ - будет плодится целый ряд ошибочных отсчетов. Да и даже без ЦФ - явно хуже, чем "4"

А вариант "2" - не совсем понятно, это как вариант "4", но только когда джиттер со входа сильный прет?

[mrFox]

5 вариант - очередь на озу; запись тактируем от СПДИФ; чтение от ЦАП
это правда уже не реклок

[nazar]

_4

[SashaNetrusov]

А вариант "2" - не совсем понятно, это как вариант "4", но только когда джиттер со входа сильный прет?

Джиттер на входе предполагается во всех вариантах. Просто в 4 варианте предусмотрены меры исключающие его влияние на сохранность кода.

SashaNetrusov добавил 30.08.2006 в 15:14

Конечно 4

Интересует как в спектре будут отражаться эти временные скачки...

[Эx, залужу...]

SashaNetrusov

Интересует как в спектре будут отражаться эти временные скачки...

В соседней ветке уже писал, как они на практике отражаются. Временный скачек - периодический. Соответственно, и на спектре вылезет. Чем больше период между скачками ( чем меньше разброс частот генератора реклока и источника) -- тем меньше энергия. При 200Гц периода скачков -на спектре уже не разглядеть, зато при желании можно расслышать где то под уровнем шумов.

Просто в 4 варианте предусмотрены меры исключающие его влияние на сохранность кода.

Делов том,что даже при помощи обычно D-триггера легко обеспечивается полная сохранность кода ( но обеспечивается сохранность временных промежутков), поэтому из 4х вариантов, что такое "вариант 2" не понятно, а "вариант 3" - это вообще не реклок, - это считывание из ФИФО фреймов по независимому генератору, только так могут появится потери или повторения отсчетов, т.е. вариант, аналогичный режиму slave в приемниках типа CS84хх, при отсутсвии внешней синхронизации.

[SashaNetrusov]

Делов том,что даже при помощи обычно D-триггера легко обеспечивается полная сохранность кода

Если джиттер больше, чем разница периодов входной и опорной частоты, то триггер может прочесть один бит два раза там, где этого ненадо и наоборот пропустить бит.......

[Эx, залужу...]

Если джиттер больше, чем разница периодов входной и опорной частоты, то триггер может прочесть один бит два раза там, где этого ненадо и наоборот пропустить бит....

А еще, если микрухи запитать не 5 вольтами, а 10-ю - они сгорят. Это к тому, что такого джиттера не бывает - это уже можно назвать полной неработоспособностью всей системы. Плюс не фронты данных надо очищать, хотя и их не помешает, для полной синхронности всех сигналов на входе ЦАП, а фронты сигнала, определяющего временные промежутки работы параллельного ЦАП - Latch Enable.

[SashaNetrusov]

Даже если джиттера нет совсем. Из-за неравенства частот битовый интервал может оказаться между двумя тактовыми импульсами. Бит окажется пропущеным. И наборот- считан дважды.......

SashaNetrusov добавил 30.08.2006 в 17:18

не фронты данных надо очищать

Никто их не очищает. Просто обеспечиваем считывание всегда в середине битового интервала, а не на границах.

[Эx, залужу...]

Из-за неравенства частот битовый интервал может оказаться между двумя тактовыми импульсами. Бит окажется пропущеным. И наборот- считан дважды.......

Для этого всего лишь необходимо, чтоб частота реклока была в 4 раза выше частоты пересинхронизируемого сигнала.
Для 8х передискретизации и 32-х битовом фрейме, частоты DATA и BCK будут 8.4672MГц, т.е. если пересинхронизировать все сигналы перед ЦАП, необходим генератор 33.8688МГц. Так что тут ну никак ни пропустить, ни дважды считать не выйдет.

Никто их не очищает. Просто обеспечиваем считывание всегда в середине битового интервала, а не на границах.

Те же яйца. Обеспечиваем переключения выхода триггера
по "чистому" клоку от генератора, другими словами "очищаем" сигнал со входа D от джиттера.

Если джиттер больше, чем разница периодов входной и опорной частоты

Единственно критичный сигнал, джиттер которого влияет на результат, и который необходимо "очищать" пересинхронизацией от чистого клока -
LE 352,8кГц ( при 8Х передискретизации). Реклок 33,8688MГц. Какая будет разница периодов, и сколько микросекунд должен быть джиттер, чтоб оно не сработало?

[deemon]

Для этого всего лишь необходимо, чтоб частота реклока была в 4 раза выше частоты пересинхронизируемого сигнала.
Для 8х передискретизации и 32-х битовом фрейме, частоты DATA и BCK будут 8.4672MГц, т.е. если пересинхронизировать все сигналы перед ЦАП, необходим генератор 33.8688МГц. Так что тут ну никак ни пропустить, ни дважды считать не выйдет.

Честно говоря , до сих пор не понимаю , почему асинхронный реклок может звук улучшать ? Ведь меняется-то шило на мыло - шумовой джиттер на периодический в виде скачков фазы с частотой биений кварцев , вот и всё . Притом периодический получается на несколько порядков больше . С другой стороны , люди говорят , что звук улучшается .... чушь какая-то .....

[Эx, залужу...]

Ведь меняется-то шило на мыло - шумовой джиттер на периодический в виде скачков фазы с частотой биений кварцев , вот и всё .

Шумовой исчезает, а периодический - может инерционность слуха не позволяет оценить?

Вот пытались обсуждать. Отсюда и далее https://forum.vegalab.ru/showthread....&postcount=167

А здесь я изложил свое видение проблемы
https://forum.vegalab.ru/showthread....&postcount=174

[SashaNetrusov]

Для этого всего лишь необходимо, чтоб частота реклока была в 4 раза выше частоты пересинхронизируемого сигнала.

Какойто бит будет записан в триггер 3 раза , а следующий - 5 раз. А дальше что?

SashaNetrusov добавил 31.08.2006 в 16:57

Шумовой исчезает, а периодический - может инерционность слуха не позволяет оценить?

Вернёмся к спектру.
По варианту 4 при разбежке частот 0.01проц фаза сигнала смещается примерно с частотой около 300 Гц на 0.4мкс. Если воспроизводится тон 1кГц то его фаза модулируется пилой с периодом 300Гц на угол 0.00007град. Т.е. около 1кГц тона появляются боковые с уровнем примерно на 70дб ниже. Как это на слух?
Можно уровень скачков фазы сделать примерно в 5 раз меньше , но частота пилы соответственно будет в 5 раз больше. Что лучше?

[Эx, залужу...]

Какойто бит будет записан в триггер 3 раза , а следующий - 5 раз. А дальше что?

В случае с именно данными (data) - ничего. В регистр ЦАП все по клоку данных (BCK) грузится, а его фронты всегда сдвинуты относительно фронтов на линии данных, и при пересинхронизации обеих этих сигналов никаких пропаданий/повтрений, с вышеоговоренным четырехкратным превышением частоты реклока, ошибок именно в данных, в отсчетах, загруженных в регистр ЦАП, быть не может.
С сигнальчиком LE (синхронизация выхода) - будет тот самый периодический фазовый скачек.

По варианту 4 при разбежке частот 0.01проц фаза сигнала смещается примерно с частотой около 300 Гц на 0.4мкс. Если воспроизводится тон 1кГц то его фаза модулируется пилой с периодом 300Гц на угол 0.00007град. Т.е. около 1кГц тона появляются боковые с уровнем примерно на 70дб ниже. Как это на слух?

Как считал, подробный расклад? Откуда пила, откуда дБ...

[SashaNetrusov]

При расчёте угла я кажется в количестве нулей ошибся....Но в уровне артефактов по моему нет......
Суть четвёртого метода в том, что при медленном приближении синхроимпульса к началу или к концу битового интервала на выходе СПДИФ приёмника к какомуто уровню (например 10проц. длительности периода) ,производится ,в следующем такте , передвижка его на некоторую величину ближе к середине. И - до следующего медленного перемещения к этому порогу. Что приводит к периодическим увеличениям (уменьшениям) периода Fs на этот скачёк.
Оценим уровни артефактов, которые можно получить от кварца 16,9344 МГц.
В этом случае минимальный скачёк фазы можно сделать равный одному периоду частоты кварца , т.е. примерно 60нс. Т.е. для записанного тона 1кГц периодически производится скачёк фазы на 0.00006 часть периода сигнала. В промежутках из-за различия входной частоты и опорной ,фаза медленно возвращается в исходную точку. Имеем фазовую модуляцию тона сигналом в виде пилы на +/- 0.00006*6.28/2=0.0002рад. На первую , самую большую, гармонику пилы приходится примерно 0.0001рад. Такую фазовую модуляцию могут вызвать две палки по бокам от тона 1кГц с уровнем примерно - 86дб от уровня основного тона.
Близко к уровню 16 битного дискрета. Услышать их будет сложновато....

[Эx, залужу...]

Суть четвёртого метода в том, что при медленном приближении синхроимпульса к началу или к концу битового интервала на выходе СПДИФ приёмника к какомуто уровню (например 10проц. длительности периода) ,производится ,в следующем такте , передвижка его на некоторую величину ближе к середине.

Битовый интервал (для LE) = 352.8кГц - большой и длинный
Синхроимпульсы = 33,8688МГц - их на битовый интервал аж 96 штук приходится, как следить именно за крайним из 96 ( наиболее близким к фронту/cпаду LE) и вообще за фронтом/спадом LE, и какая тут может быть "середина[ битового интервала"

В промежутках из-за различия входной частоты и опорной ,фаза медленно возвращается в исходную точку.

Фаза периодически скачет, но не "медленно вовзращается". Т.е. на выходе триггера (говорим о LE) идет пачка нормальной последовательности, полностью соответствующим по длительности исходной, и с "чистыми фронтами", далее один перепад - ошибочной длительности (на величину периода частоты реклока), далее -пачка нормальных - один "ошибочный", частота возникновения ошибочных = частоте биений.

[SashaNetrusov]

Битовый интервал (для LE) = 352.8кГц - большой и длинный
Синхроимпульсы = 33,8688МГц - их на битовый интервал аж 96 штук приходится, как следить именно за крайним из 96 ( наиболее близким к фронту/cпаду LE) и вообще за фронтом/спадом LE, и какая тут может быть "середина[ битового интервала"

Я говорю о I2S выходе с CS8416. Битовый интервал = 1/(44100*32). Реклок на выходе СПДИФ приёмника.......

SashaNetrusov добавил 01.09.2006 в 16:37

Фаза периодически скачет, но не "медленно вовзращается".

Фаза - интеграл от разности частот. Есть разность частот - растёт фазовый набег между частотами. Потом принудительно в одном такте возвращается обратно....

SashaNetrusov добавил 01.09.2006 в 16:40

Синхроимпульсы = 33,8688МГц - их на битовый интервал аж 96 штук приходится, как следить именно за крайним из 96

Синхроимпульс на битовом интервале 1. Получается делением 16.9344 МГц на 12.

SashaNetrusov добавил 01.09.2006 в 16:42
А скачёк делаетс путём однократного деления на 11 или 13......

[Эx, залужу...]

Я говорю о I2S выходе с CS8416. Битовый интервал = 1/(44100*32). Реклок на выходе СПДИФ приёмника.......

А зачем реклок после приемника? Реклок имеет смысл делать только после ЦФ.
Если ЦФ не предусмотрен (1х), то и требования к джиттеру на входе ЦАП значительно меньше, но определяющим сигналом будет являться LRCK, из которого необходимо получать LE, и его период - 1/44100.
BCK/LRCK(1/44100*32) в пересинхронизации не нуждаются, но даже если она и будет, то ошибок в данных опять же не получится, а на временные промежутки смены отсчетов на выходе ЦАП они никакого влияния не оказывают.
Ну а перед ЦФ (или дельтасигмой со встроенным ЦФ) реклок вообще бессмысленен. Синхронный ровным счетом не даст ничего, а асинхронный только испортит. Здесь все процессы синхронизированы по MCLK, и в случае дельтасигмы имеет смысл подавать его напрямую с генератора, при условии синхронизации с ним входных сигналов, если же генератор независимый, ЦФ нормально функционировать не будет, постоянно будет идти ресинхронизация, со слышимыми щелчками либо треском.

Синхроимпульс на битовом интервале 1. Получается делением 16.9344 МГц на 12.

Вообще не понял. BCK для DATA один, а я говорили про синхроимпульсы на входе СLK триггера реклока:

Синхроимпульсы = 33,8688МГц - их на битовый интервал аж 96 штук приходится

Битовый интервал тут 1/352800, 352.8кГц - частота следования отсчетов при 8кратной передискретизации на выходе ЦФ = частота сигнала LE, 8*Fs

Эx, залужу... добавил 01.09.2006 в 18:53

Суть четвёртого метода в том, что при медленном приближении синхроимпульса к началу или к концу битового интервала на выходе СПДИФ приёмника к какомуто уровню (например 10проц. длительности периода) ,производится ,в следующем такте , передвижка его на некоторую величину ближе к середине.

В общем, въехал, вроде. Сами себе трудности придумываем? Синхроимпульс = BCK? Так ведь не надо то его подавать через делитель от независмого генератора (делением 16.9344 МГц на 12, если генератор 16.9344)
Его надо так же как и все остальные сигналы пропустить через D-триггер, через вход D на выход, а на CLK подавать частоту реклока. Тогда и проблем не будет.
И вообще, еще раз, грубо говоря, джиттер сигналов DATA и BCK будучи менее 1/4 их периода, никакого прямого влияния на результат не оказывает. Можно их вообще напрямую пускать, без всякого реклока.

Эx, залужу... добавил 01.09.2006 в 20:42

Я говорю о I2S выходе с CS8416. Битовый интервал = 1/(44100*32)

Кстати, битовый интервал там для BCK и DATA 1/(44100*64), отсчеты то для двух каналов по одной линии поочередно выдаются, и в 32-битных словах.

[Old Sinner]

Т.е. на выходе триггера (говорим о LE) идет пачка нормальной последовательности, полностью соответствующим по длительности исходной, и с "чистыми фронтами", далее один перепад - ошибочной длительности (на величину периода частоты реклока), далее -пачка нормальных - один "ошибочный", частота возникновения ошибочных = частоте биений.

Либо "один "ошибочный"" уже превратился в религию, либо у меня нет способностей к объяснению. Могу предположить, что люди имеющие доступ к цифровым осциллографам не страдают страстью к асинхронному реклоку, поэтому сказка об "одном "ошибочном"" все живет и живет.
"Один "ошибочный"" будет в случае рисования на бумаге или симуляции сигналов без джиттера. В реальной жизни получаются жирные пачки из "одних "ошибочных"", повторяющиеся с разностной чпстотой. Чем больше величина джиттера и шире его спектр у сигнала, подвергаемого реклоку, тем жирнее пачки скачков фазы на половину периода реклока. Поэтому при хорошем источнике с малым джиттером есть заметный положительный эффект. А при увеличении джиттера источника эффект становиться отрицательным.
Тут (пост #200) сделана попытка объяснить причину.
А тут есть две картинки.
Прошу прощение у тех, кто уже читал за повторение.

[SashaNetrusov]

А зачем реклок после приемника? Реклок имеет смысл делать только после ЦФ.

Я о ЦФ пока не думаю. Не вижу пока смысла большого в его необходимости. Пока думаю о связке CS8416 - TDA1541. A BSK с выхода CS8416 предполагаю что с большим джиттером может идти. Поэтому вместо него для ТДАшки ставлю кварц 16.9344 Мег и синхронный счётчик на 12, плюс схемная примочка , реализующая алгоритм 4.

SashaNetrusov добавил 04.09.2006 в 15:14

Кстати, битовый интервал там для BCK и DATA 1/(44100*64), отсчеты то для двух каналов по одной линии поочередно выдаются, и в 32-битных словах.

Я полагал, что это по СПДИФу такая скорость, по I2S уже в 2 раза меньше(2*16бит*44.1кГц)....