Страница 3 из 15 Первая 1 2 3 4 5 13 ... Последняя
Показано с 41 по 60 из 290

Тема:

  1. #1 Показать/скрыть первое сообщение.
    Частый гость
    Автор темы
    Аватар для demon_rt
    Регистрация
    23.05.2014
    Сообщений
    468

    По умолчанию SounDSPlus_dual_mono_FPGA_SM5865

    Почитав положительные отзывы о ЦАП на SM5865 и посмотрев характеристики всемизвестного Lynx d47 решил собрать подобный девайс. Управление и ЦФ реализованы в ПЛИС. Устройство собрано по архитектуре двойного моно, соответственно две отдельных взаимозаменяемых аналоговых платы.
    Нажмите на изображение для увеличения. 

Название:	Снимок4.PNG 
Просмотров:	747 
Размер:	157,7 Кб 
ID:	329513 Нажмите на изображение для увеличения. 

Название:	Снимок3.PNG 
Просмотров:	341 
Размер:	258,3 Кб 
ID:	329514 Нажмите на изображение для увеличения. 

Название:	sdsp.PNG 
Просмотров:	311 
Размер:	120,2 Кб 
ID:	329892 Нажмите на изображение для увеличения. 

Название:	20181013_095642.jpg 
Просмотров:	524 
Размер:	1.018,8 Кб 
ID:	329589
    Измерения: Нажмите на изображение для увеличения. 

Название:	Снимок.PNG 
Просмотров:	348 
Размер:	67,6 Кб 
ID:	329621 Нажмите на изображение для увеличения. 

Название:	Снимок2.PNG 
Просмотров:	383 
Размер:	70,7 Кб 
ID:	329622 Нажмите на изображение для увеличения. 

Название:	Снимок3.PNG 
Просмотров:	316 
Размер:	72,8 Кб 
ID:	329623 Нажмите на изображение для увеличения. 

Название:	Снимок4.PNG 
Просмотров:	347 
Размер:	71,0 Кб 
ID:	329624 Нажмите на изображение для увеличения. 

Название:	Снимок5.PNG 
Просмотров:	321 
Размер:	72,8 Кб 
ID:	329625 Нажмите на изображение для увеличения. 

Название:	Снимок6.PNG 
Просмотров:	303 
Размер:	68,2 Кб 
ID:	329626
    Последний раз редактировалось demon_rt; 08.11.2018 в 10:17.

  2. Частый гость Аватар для lionel
    Регистрация
    10.05.2010
    Адрес
    СПб
    Сообщений
    380

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от Alex Посмотреть сообщение
    Причем непонятно почему - ЦАПовая часть во всех четерых чипах (PCM1792, PCM1794, DSD1792, DSD1794) одна и та-же.
    Если посмотреть на распиновку то как раз понятно. У одних совмещенные вводы DSD и PCM, у других раздельные.

    ---------- Сообщение добавлено 09:52 ---------- Предыдущее сообщение было 09:50 ----------

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Может АЧХ интернированных ЦФ разная? Хотя мало верится, что для DSD версии они пересчитали фильтры
    Графики есть в даташитах кажется? Я на первыхй взгляд вижу 0 отличий.
    DAC Diatonica v.7b - Headphone Amplifier Settima v.3b - Beyerdynamic T1

    О моих проектах: http://perfectaudio.su

  3. Начинающий Аватар для Alex
    Регистрация
    20.03.2003
    Адрес
    Worldwide
    Возраст
    56
    Сообщений
    26.367

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    И че с того, что PCM и DSD входы раздельные? У некоторых АК тоже раздельные или совмещенны, на выбор. И разницы нет.

  4. Завсегдатай Аватар для dortonyan
    Регистрация
    03.06.2009
    Адрес
    BLR
    Возраст
    33
    Сообщений
    1.646

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Карта PCI ESI Juli@
    Это замеры без режектора? Что-то подозрительно хорошо.
    А какой там чип АЦП? И на сколько ослабляли входной уровень? Шумовая полка на спектре от АЦП, или это уже ЦАП добавляет?

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Есть мысли? я уж думал что все .. под 160 Дб и 256 отводов будет достаточно...
    Не, не в смысле наращивания мощности (ее как раз можно и урезать), а в смысле оптимизации. Чтобы выполнять то же самое плисиной меньшей мощности, и вообще - перенести ее на плату ЦАПов.

  5. Частый гость
    Автор темы
    Аватар для demon_rt
    Регистрация
    23.05.2014
    Сообщений
    468

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от dortonyan Посмотреть сообщение
    Это замеры без режектора?
    Без, но естественно сам дельта-сигма АЦП подфильтровывает, в идеале надо измерения проводить инструментальным АЦП.

    Цитата Сообщение от dortonyan Посмотреть сообщение
    Что-то подозрительно хорошо.
    Как есть

    Цитата Сообщение от dortonyan Посмотреть сообщение
    А какой там чип АЦП?
    AK5385A

    Цитата Сообщение от dortonyan Посмотреть сообщение
    Шумовая полка на спектре от АЦП, или это уже ЦАП добавляет?
    Немного ЦАП добавил

    ---------- Сообщение добавлено 15:20 ---------- Предыдущее сообщение было 15:07 ----------

    Цитата Сообщение от dortonyan Посмотреть сообщение
    Чтобы выполнять то же самое плисиной меньшей мощности
    Чудес не бывает, у меня сейчас задействовано 11 DSP на каждый фильтр, всего их 16 на два канала, итого 176 DSP блоков, на частоте обработки 100 МГц.
    Оптимизация:
    1 - Уменьшение числа отводов фильтров с ухудшением их параметров - не вариант
    2 - Уменьшение количества фильтров, не делать мультиплексирование в зависимости от Fs (к примеру оставить один х8, как PCM1794) - результат передескретезация на высоких Fs 192000KHz * 8 = 1.536 MHz - искажения до 0,0015% (отсюда у многих нелюбовь к PCM1794 на высоких Fs)
    3 - Повышение частоты обработки (до 200-250 МГц), тем самым выполнить те-же операции на меньшем количестве DSP - результат нагрев ПЛИС до 80 градусов, нафиг такую печку.

    ---------- Сообщение добавлено 15:26 ---------- Предыдущее сообщение было 15:20 ----------

    Итого имеем ПЛИС:
    Spartan XC7S100 - 160 DSP не лезет
    Artix XC7A75T - 180 DSP лезет но с таким малым запасом трассировать проект с хорошими временными задержками маловероятно.
    Artix XC7A100T 240 DSP уже похоже на правду.

  6. Начинающий Аватар для Alex
    Регистрация
    20.03.2003
    Адрес
    Worldwide
    Возраст
    56
    Сообщений
    26.367

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Это замеры без режектора?
    Без, но естественно сам дельта-сигма АЦП подфильтровывает, в идеале надо измерения проводить инструментальным АЦП.
    Режектор к этому "подфильтровыванию" отношения не имеет, его задача - избавиться от искажений самого АЦП на больших уровнях.
    Цитата Сообщение от demon_rt Посмотреть сообщение
    в идеале надо измерения проводить инструментальным АЦП.
    В смысле SAR? У них искажений и шумов еще больше. SAR имеет смысл если пускать его на высокой частоте и делать даунсемплинг.
    А мне пофиг!
    <>
    <-- http://altor1.narod.ru --> Вопросы - в личку, е-мейл, скайп.

  7. Частый гость
    Автор темы
    Аватар для demon_rt
    Регистрация
    23.05.2014
    Сообщений
    468

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от Alex Посмотреть сообщение
    избавиться от искажений самого АЦП на больших уровнях.
    Так у меня аттенюатор на реле, дюбой уровень выставить можно, измерения проводились в районе 2V RMS

    ---------- Сообщение добавлено 15:35 ---------- Предыдущее сообщение было 15:33 ----------

    Цитата Сообщение от Alex Посмотреть сообщение
    В смысле SAR
    Да

    ---------- Сообщение добавлено 15:36 ---------- Предыдущее сообщение было 15:35 ----------

    Цитата Сообщение от Alex Посмотреть сообщение
    У них искажений и шумов еще больше.
    Не заметил на LTC2378-20

  8. Начинающий Аватар для Alex
    Регистрация
    20.03.2003
    Адрес
    Worldwide
    Возраст
    56
    Сообщений
    26.367

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Так у меня аттенюатор на реле, дюбой уровень выставить можно, измерения проводились в районе 2V RMS
    Дело не в напряжении, а в уровне на входе самого АЦП, относительно его полного диапазона (0dBFS). У большинства АЦП выше -10-15dBFS сильно растут 2 и 3-я гармоники (а у некоторых и выше -30dBFS).
    Поэтому вырезают режектором основную гармонику (т.к. именно она идет с большим уровнем), и смотрят только сами гармоники, которые с малым уровнем. Частенько при этом из еще на 20дБ усиливают.
    Измерять "прямым методом"(т.е. без режектора) искажения ниже 0.0001% уже тяжело.

    ---------- Сообщение добавлено 13:49 ---------- Предыдущее сообщение было 13:46 ----------

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Не заметил на LTC2378-20
    ТАк там 20 бит всего, а на LTC2380-24 видно.
    А мне пофиг!
    <>
    <-- http://altor1.narod.ru --> Вопросы - в личку, е-мейл, скайп.

  9. Частый гость
    Автор темы
    Аватар для demon_rt
    Регистрация
    23.05.2014
    Сообщений
    468

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от Alex Посмотреть сообщение
    Дело не в напряжении, а в уровне на входе самого АЦП, относительно его полного диапазона (0dBFS). У большинства АЦП выше -10-15dBFS сильно растут 2 и 3-я гармоники (а у некоторых и выше -30dBFS).
    Поэтому вырезают режектором основную гармонику (т.к. именно она идет с большим уровнем), и смотрят только сами гармоники, которые с малым уровнем. Частенько при этом из еще на 20дБ усиливают.
    Измерять "прямым методом"(т.е. без режектора) искажения ниже 0.0001% уже тяжело.
    Спасибо, методика понятна. Вот у меня в пределах 0,0001 и получилось.

    ---------- Сообщение добавлено 16:24 ---------- Предыдущее сообщение было 16:22 ----------

    Цитата Сообщение от Alex Посмотреть сообщение
    а на LTC2380-24 видно
    Работал именно с LTC2378-20. У него очень приличный спектр. На днях хочу им обмерять попробовать в полосе 500 КГц. Так там сразу все нюансы по ВЧ видны, и как ЦФ работает.

    ---------- Сообщение добавлено 18.10.2018 в 12:42 ---------- Предыдущее сообщение было 17.10.2018 в 16:24 ----------

    Люди в ЛС спрашивают, чем отличается ЦФ на FPGA от того же SM5847 Пример для х8

    SM5847
    Нажмите на изображение для увеличения. 

Название:	sm5847.PNG 
Просмотров:	202 
Размер:	44,3 Кб 
ID:	329884
    FPGA DSP FIR
    Нажмите на изображение для увеличения. 

Название:	gggggg.PNG 
Просмотров:	204 
Размер:	41,5 Кб 
ID:	329885

  10. Завсегдатай Аватар для Delta213
    Регистрация
    23.01.2006
    Адрес
    Астрахань
    Сообщений
    1.401

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Люди в ЛС спрашивают, чем отличается ЦФ на FPGA от того же SM5847
    А отдельный модуль ЦФ, совместимый по ногам с 5842 не планируется? Было бы интересно.
    Подчиненный перед лицом начальствующим должен иметь вид лихой и придурковатый, дабы разумением своим не смущать начальство.
    Указ Петра I от 09.12.1709:

  11. Частый гость
    Автор темы
    Аватар для demon_rt
    Регистрация
    23.05.2014
    Сообщений
    468

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от Delta213 Посмотреть сообщение
    совместимый по ногам с 5842 не планируется?
    Задача не выполнима, ПЛИС в подобном корпусе, обладающих соответствующими логическими и вычислительными ресурсами просто нет.

  12. Завсегдатай Аватар для dortonyan
    Регистрация
    03.06.2009
    Адрес
    BLR
    Возраст
    33
    Сообщений
    1.646

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от demon_rt Посмотреть сообщение
    AK5385A
    Понятно, спасибо.

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Чудес не бывает, у меня сейчас задействовано 11 DSP на каждый фильтр, всего их 16 на два канала, итого 176 DSP блоков, на частоте обработки 100 МГц.
    Чудеса для этого не требуются. Просто нужно использовать другой подход к проектированию ЦФ:
    В частности, можно применить каскадирование. Т.е. выполнять апсемплинг х2 каскадами, тапов потребуется гораздо меньше. Можно само арифметическое ядро сделать универсальным, под любое число каскадов и любые ЧД, вместо кучи отдельных фильтров. Можно оптимизировать саму арифметику, используя полуполосность и симметричность ИХ фазолинейного фильтра. Тогда для мощного ЦФ вполне хватит гораздо более скромной плисины, типа max10 10m04 или lattice LcmXO2-2000. Ну а если не гнаться за супермощностью ЦФ, то можно и в LcmXO2-1200 вписаться.

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Работал именно с LTC2378-20. У него очень приличный спектр. На днях хочу им обмерять попробовать в полосе 500 КГц. Так там сразу все нюансы по ВЧ видны, и как ЦФ работает.
    Очень интересно. Я тоже на SAR-ы от LT периодически поглядываю. Но судя по ДШ, там выше нескольких кГц резко начинают расти искажения. Как оно будет выглядеть в реале - весьма любопытно. Хочется надеятся, что они стоят своих денег, касательно применения на аудиочастотах.

    ---------- Сообщение добавлено 13:22 ---------- Предыдущее сообщение было 13:19 ----------


    Offтопик:
    Цитата Сообщение от demon_rt Посмотреть сообщение
    Задача не выполнима, ПЛИС в подобном корпусе, обладающих соответствующими логическими и вычислительными ресурсами просто нет.
    На самом деле выполнима, и даже микруха подходящая для переходника есть
    https://www.digikey.com/products/en/...=1&pageSize=25
    Это чисто вопрос трудоемкости реализации.

  13. Частый гость
    Автор темы
    Аватар для demon_rt
    Регистрация
    23.05.2014
    Сообщений
    468

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от dortonyan Посмотреть сообщение
    В частности, можно применить каскадирование. Т.е. выполнять апсемплинг х2 каскадами
    Сумарно выйдет так же как и один.

    Цитата Сообщение от dortonyan Посмотреть сообщение
    Можно само арифметическое ядро сделать универсальным, под любое число каскадов и любые ЧД, вместо кучи отдельных фильтров.
    Если отказаться от IPCore FIR предоставляемых производителем, в частности Xilinx, можно внушительно оптимизировать фильтры, но трудозатраты на реализацию вырастут несоизмеримо, так как придется применять низкоуровневое программирование, оперируя элементами DSP и RAM, и реализуя математический аппарат самостоятельно.

    ---------- Сообщение добавлено 15:38 ---------- Предыдущее сообщение было 15:28 ----------

    Цитата Сообщение от dortonyan Посмотреть сообщение
    На самом деле выполнима, и даже микруха подходящая для переходника есть
    https://www.digikey.com/products/en/...=1&pageSize=25
    Это чисто вопрос трудоемкости реализации.
    Данная микросхема имеет всго лишь 1,2 тысячи LUT, а аппаратных арифметических блоков (DSP) не имеет вообще. На чем сумматоры и умножители делать на логике????

  14. Завсегдатай Аватар для Delta213
    Регистрация
    23.01.2006
    Адрес
    Астрахань
    Сообщений
    1.401

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Задача не выполнима, ПЛИС в подобном корпусе, обладающих соответствующими логическими и вычислительными ресурсами просто нет.
    Я может не точно выразился, плата с выводами совместимыми с 5842. И даже пусть с не совместимыми, если вплотную поставить, то перемычка в 2-3 см имхо допустима.
    Подчиненный перед лицом начальствующим должен иметь вид лихой и придурковатый, дабы разумением своим не смущать начальство.
    Указ Петра I от 09.12.1709:

  15. Частый гость
    Автор темы
    Аватар для demon_rt
    Регистрация
    23.05.2014
    Сообщений
    468

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от Delta213 Посмотреть сообщение
    И даже пусть с не совместимыми, если вплотную поставить, то перемычка в 2-3 см имхо допустима.
    Если ставить 5842, то лучше непосредственно на аналоговый модуль. В этом случае базовая плата, как таковая вообще не нужна. У меня ПЛИС вынесена на несущую плату, так как она управляет всем, от обработки ручки энкодера до приема данных по USB /SPDIF, фильтрации и отображения информации на экран. И греется она несоизмеримо с 5842.

  16. Завсегдатай Аватар для dortonyan
    Регистрация
    03.06.2009
    Адрес
    BLR
    Возраст
    33
    Сообщений
    1.646

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Сумарно выйдет так же как и один.
    Нет. Суммарно будет меньше. Именно поэтому все аппаратные ЦФ построены на х2 каскадах.

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Если отказаться от IPCore FIR предоставляемых производителем, в частности Xilinx, можно внушительно оптимизировать фильтры, но трудозатраты на реализацию вырастут несоизмеримо, так как придется применять низкоуровневое программирование, оперируя элементами DSP и RAM, и реализуя математический аппарат самостоятельно.
    Ну я в общем это и имел ввиду, говоря о том, что есть куда расти.

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Данная микросхема имеет всго лишь 1,2 тысячи LUT, а аппаратных арифметических блоков (DSP) не имеет вообще. На чем сумматоры и умножители делать на логике????
    Представьте себе.

  17. Частый гость
    Автор темы
    Аватар для demon_rt
    Регистрация
    23.05.2014
    Сообщений
    468

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от dortonyan Посмотреть сообщение
    Нет. Суммарно будет меньше. Именно поэтому все аппаратные ЦФ построены на х2 каскадах.
    Да возможно. В голову приходит пропускание данных от обеих каналов через один и тот же фильтр с временным разделением. Тем самым ресурсы экономим в два раза.


    Цитата Сообщение от dortonyan Посмотреть сообщение
    Представьте себе.
    Ох не оптимальное это дело, при чем существенно снижается частота обработки по сравнению с DSP. Ну если хочется совсем сэкономить то можно
    Но нужно быть готовым, что по логическим ресурсам это будет весьма затратно и большого количества отводов не получить.

  18. Завсегдатай Аватар для dortonyan
    Регистрация
    03.06.2009
    Адрес
    BLR
    Возраст
    33
    Сообщений
    1.646

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Ох не оптимальное это дело, при чем существенно снижается частота обработки по сравнению с DSP.
    Не совсем понял, о чем речь. DSP - это условное название модуля. Какая у него частота умножений - зависит от его устройства. И какая частота умножений на логике - зависит от того как реализуете. Может быть и больше, чем на DSP блоках.

    Цитата Сообщение от demon_rt Посмотреть сообщение
    Но нужно быть готовым, что по логическим ресурсам это будет весьма затратно и большого количества отводов не получить.
    Смотря как придумаете. Я в своем ЦФ делал общее арифметическое ядро, и общий блок памяти на каждый канал. Т.е. все х2 каскады обсчитываются одним и тем же ядром (маком). Все данные читаются и пишутся в один и тот же блок памяти (по разным адресам). Будь то х2 или х32. Т.е. там как таковых мультиплексоров или отводов нет вообще.

  19. Частый гость
    Автор темы
    Аватар для demon_rt
    Регистрация
    23.05.2014
    Сообщений
    468

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от dortonyan Посмотреть сообщение
    Какая у него частота умножений - зависит от его устройства.
    Частота на которой работает DSP ПЛИС (я использую именно ПЛИС) зависит от семейства, у xilinx это Spartan, Artix, Kintex, Virtex.


    Цитата Сообщение от dortonyan Посмотреть сообщение
    Может быть и больше, чем на DSP блоках.
    Ошибаетесь. DSP работают на частоте до 500МГц, без проблем, они для этого собственно и интегрированы в ПЛИС. Логика же уже при 300 МГц испытывает большие проблемы верефикации времменных параметров, а на 500 она просто не работает.

    ---------- Сообщение добавлено 00:23 ---------- Предыдущее сообщение было 00:16 ----------

    И последние новости по проекту. В ПЛИС реализована функция генерации меандра. Теперь можно тестить усилки))
    Ну и вот, что имеем на выходе Нажмите на изображение для увеличения. 

Название:	20181019_215210-1.jpg 
Просмотров:	73 
Размер:	3,84 Мб 
ID:	329991
    Уточняю, что все измерения указанные в топике и меандр включительно проводились не непосредственно с выхода ЦАП, а после аттенюатора на реле и буфера на LM49600.

  20. Частый гость Аватар для lionel
    Регистрация
    10.05.2010
    Адрес
    СПб
    Сообщений
    380

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от demon_rt Посмотреть сообщение

    Генератор один, но программируемый от 10МГц до 1ГГц (синтезатор )
    Какой у этого решения уровень джиттера, хоть примерно(если я правильно понял это мастерклок)?
    DAC Diatonica v.7b - Headphone Amplifier Settima v.3b - Beyerdynamic T1

    О моих проектах: http://perfectaudio.su

  21. Частый гость
    Автор темы
    Аватар для demon_rt
    Регистрация
    23.05.2014
    Сообщений
    468

    По умолчанию Re: SounDSPlus_dual_mono_FPGA_SM5865

    Цитата Сообщение от lionel Посмотреть сообщение
    Какой у этого решения уровень джиттера, хоть примерно(если я правильно понял это мастерклок)?
    Да мастерклок
    Нажмите на изображение для увеличения. 

Название:	2018-10-19 22.58.16.png 
Просмотров:	112 
Размер:	139,5 Кб 
ID:	329993

Страница 3 из 15 Первая 1 2 3 4 5 13 ... Последняя

Социальные закладки

Социальные закладки

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •