SounDSPlus_dual_mono_FPGA_PCM1794

[demon_rt]

- ЦИФРА: реализована в FPGA.
SPDIF-(optical, coaxial) 44100-96000 Hz Мастерклок полностью отвязан от SPDIF через FiFo, что убирает джиттер SPDIF.
USB - 44100-384000 Hz.
В ПЛИС реализовано 8 мультиплексированных FIR c разными коэффициентами интерполяции:
44100х8
48000х8
88200х4
96000x4
176400x2
192000x2
352800x1
384000x1

Данный набор FIR обеспечивает работу ЦАП в режиме Fs - 352,8\384,0 KHz не зависимо от входного аудио-потока, что дает минимальные искажения во всем диапазоне Fs (441.1 - 384 KHz). ЦАП работает в режиме кривой на 44,48


- АНАЛОГ: Два моно модуля на PCM1974 в режиме Direct Stream Digital, На борту имеется усилитель для наушников с аттенюатором на реле.
- УПРАВЛЕНИЕ: Управление ЦАП может осуществляться через энкодер либо пультом ДУ. Из основных функций - выбор цифрового входа (коаксиал-оптика), управление аттенюатором на реле, выбор аналогового выхода (наушники - РСА), управление фильтрами и GAIN в цифре, др..
Характеристики, схемы и параметры со временем буду добавлять.

[Alex]

У USB есть режим с подтверждением (handshake) приема данных, в этом режиме работают 90% устройств. Или вы думаете что на USB HDD вы пишите в изохронном режиме?

HDD работает в bulk, но мы ведь про аудио говорим? А UAC работает всегда в изохроне.

Можно конечно извратиться и сделать на балке, но поскольку это НЕ будет стандартным аудио устройством, то придется самому писать весьма не тривиальный драйвер. Плюс теоретическиая возможность получить разрывы в стриме (т..к балк не обеспечивает реалтайм, в отличие от изохрона).

Внимательно посмотрите базовую спецификацию USB

Ты думаеш я ее хуже тебя знаю?

В 3-х - я проводил тесты, при нормальной реализации USB-интерфейса
Ключевое слово - нормальной. Их и не должно быть

Я естественно, имел ввиду изохронную передачу с асинхронной синхронизацией в UAC2, а конктетно - мои USB-интерфейсы на XMOS.
Поэтому теоретически они вполне могут быть, ибо изохрон.

Тогда я что-то не так понял в спецификации USB Audio (т.к. внимательно её и не читал ) - ЕМНИП, в каких-то из них используется восстановленный клок, типа как в SPDIF, хотя я могу и ошибаться.

Ты путаешь класс передачи (изохрон, балк и прочие), с типом синхронизации (синхронная, адаптивная, асинхронная).
Изохрон с асинхронной синхронизацией (Фламенко, xV/xVM и все ATDAC, и все прочие девайсы на CM663x, XMOS, Amanero) - испольуют клок от ЦАПа а не восстановленный.

[demon_rt]

---------- Сообщение добавлено 14:53 ---------- Предыдущее сообщение было 14:50 ----------

но мы ведь про аудио говорим?

Вы сказали стандартом, если про аудио, то да...

Ты думаеш я ее хуже тебя знаю?

Я этого не говорил

Так я про аудио и писал

ам он работает в потоковом (isochronous data) режиме стандарт ASIO, это значит, что данные идут без коррекции ошибок путем перезапроса пакетов.

[Alex]

Вы сказали стандартом, если про аудио, то да...

А другое мы тут и не обсуждаем

[demon_rt]

А другое мы тут и не обсуждаем

Пришли к истокам)

Вернемся к нашим баранам)
Вы кстати в своем контроллере на какой частоте клок SPDIF восстанавливаете ?

[Фэн-клуб "Звездочка"]

Ты путаешь класс передачи (изохрон, балк и прочие), с типом синхронизации (синхронная, адаптивная, асинхронная).
Изохрон с асинхронной синхронизацией (Фламенко, xV/xVM и все ATDAC, и все прочие девайсы на CM663x, XMOS, Amanero) - испольуют клок от ЦАПа а не восстановленный.

Спасибо, теперь понятно!

[Alex]

Вы кстати в своем контроллере на какой частоте клок SPDIF восстанавливаете ?

Я его не восстанавливаю, mclk с спдиф-приемника не используется, только wclk+bclk+sdata, ну и i2с управления и интеррапт.
А выходной i2s тактируется от mclk ЦАПа.

[demon_rt]

Я его не восстанавливаю, mclk с спдиф-приемника не используется

я его тоже не использую, не корректно задал вопрос- данные вынимаете на какой частоте?

[Alex]

данные вынимаете на какой частоте?

Ну если mclk идет с ЦАПа, то на какой частоте могут "выниматься данные"?

[dortonyan]

У меня суммарно 16 фильтров, (8 на канал), коммутируемых в зависимости от входной частоты дискретизации и кратности Up Sampl. Каждый фильтр на 24 разряда 256 коэф-тов.
Как видно из сводной таблицы, ресурсов использовано в районе 30-40% от общей емкости ПЛИС.

Понятно. В общем можно конечно было и компактнее соорудить: построить свое конфигурируемое арифметическое ядро. Но это уже вопрос интереса к оптимизации цифровой схемотехники.

Кстати не мало логики съело управление дисплеем и, и отображение БАР уровней сигнала.

Как по мне, то дисплей тоже много ресурсов жрать не должен. Символы можно хранить в выделенной ROM или вообще во пользовательском флеше. А интерфейс передачи много ячеек не сожрет.

В общем, проект для саморазвития отличный!
Это мне цифровая схемотехника интересна, потому придираюсь. А допилить (дооптимизировать) всегда можно, было бы желание.

P.S.
Кстати, даже без оптимизации, макс10 со сходными ресурсами обойдутся значительно дешевле.

[demon_rt]

Ну если mclk идет с ЦАПа, то на какой частоте могут "выниматься данные"?

На частоте mclk = 24,576 МГц данные с 192 КГц частотой дискретизации нормально из SPDIf вынимаются ? Кратность то совсем небольшая?

---------- Сообщение добавлено 19:12 ---------- Предыдущее сообщение было 17:12 ----------

Понятно. В общем можно конечно было и компактнее соорудить: построить свое конфигурируемое арифметическое ядро. Но это уже вопрос интереса к оптимизации цифровой схемотехники.

Да можно, конечно. Можно фильтры не фиксированные делать, а с подгружаемыми крэффициентами, например хранящимися в блочной памяти ПЛИС. Нагенерить фильтров с разными АЧХ, и грузить их тыкая с пульта сидя на диване))

Символы можно хранить в выделенной ROM или вообще во пользовательском флеше.

Символы хранить то можно, но в плисе без процессора перелопачивать их для составления конкретной картинки на экране не очень удобно. Один символ -байт, на экране их 32.

В общем, проект для саморазвития отличный!

Саморазвития мне на работе хватает)) А это так - баловство конечно, но все ж в магазине такого девайса не продают)))

[Alex]

На частоте mclk = 24,576 МГц данные с 192 КГц частотой дискретизации нормально из SPDIf вынимаются ?

Прекрасно!

[demon_rt]

Прекрасно!

Поделитесь секретом, как вы для 192КГц, всего лишь на удвоенной частоте от битовой синхронизации SPDIF достоверно принемаете данные, без влияния метостабильности??

[sia_2]

Offтопик:
скорее всего pll умножения тактовой в чипе.

[Alex]

Поделитесь секретом, как вы для 192КГц, всего лишь на удвоенной частоте от битовой синхронизации SPDIF достоверно принемаете данные, без влияния метостабильности??

Ничего не понял из этого вопроса.

[Turbo_man]

Просто он не в курсе, что у тебя аппаратная распаковка спдифа. Разве не так?

[demon_rt]

Ничего не понял из этого вопроса.

Для достоверного и безошибочного приема данных на частоте 192КГц минимальная опорная частота = 98.304МГц. Если у вас аппаратная распаковка, то тогда вопросов нет.

---------- Сообщение добавлено 01:23 ---------- Предыдущее сообщение было 01:21 ----------

Offтопик:
скорее всего pll умножения тактовой в чипе.

У меня как раз на pll в плис умножается 24.576*4 и получаем опору для отделения данных.

[Alex]

Если у вас аппаратная распаковка, то тогда вопросов нет.

А какая разница какая? Клок с ЦАПа используется для тактирования выходной i2s а не для приема спдифа.
Более того - этот клок вообще никак ни по частоте ни по фазе не связан с входным спдифом.

P.S. Еще раз - у меня н ПЛИСЖ у меня микроконтрлер, у него своя тактовая, 168Мгц.

[demon_rt]

А какая разница какая? Клок с ЦАПа используется для тактирования выходной i2s а не для приема спдифа.
Более того - этот клок вообще никак ни по частоте ни по фазе не связан с входным спдифом.

Все вы правильно говорите, но что касается SPDIF для корректного декодирования данных, необходимо выполнение условий

For example, to recover data from a 192 kHz sampling rate, the minimum audio clockfrequency should be 8 * 64 * 192 kHz = 98.304 MHz to recover the data samples. As per theS/PDIF Protocol Preamble violates the bi-phase mark code format, S/PDIF decoder moduleidentifies the channel number and the start of the audio block from the Preamble pattern.

P.S. Еще раз - у меня н ПЛИСЖ у меня микроконтрлер, у него своя тактовая, 168Мгц.

Как в аппаратной части это реализовано - тайна.

[petersam]

Я полагаю что у Alex используется чип - приемник SPDIF, а у Вас приемник реализован в ПЛИС.

[Alex]

Разумеется у меня приемник это отдельная микросзема, нафиг мне надо еще его в проце делать? Если бы оно выпускалось тиражем хотя бы 1-2K/y, то можно было бы подумать и сьекономить доллар, но в мелкосерийке-то зачем это?

Но предположим что ее нет и все в проце, повторю вопрос - КОИМ БОКОМ mclk, идущий с ЦАПа, причастен к декодированию спдифа, который с этим клоком вообще никак не связан ни по частоте ни фазе?!


P.S. Кстати, в другом дизайне, есть и с декодированием спдифа процом, и там тоже тот mclk, которым тактируется выходная i2s, никакого оношения к спдифу не имеет. Ну и проц там малость другой, не Кортекс.

Как в аппаратной части это реализовано - тайна.

Во 1-х известно - pll-умножители и делители, во вторых - а кого это ..т в данном случае?