Offтопик:
Сообщение от
Yurgen
Поскольку подобное можно реализовать только на FPGA, также необходимо озаботится добавлением в проект защиты от копирования.
Не обязательно, т.к. новые фпга имеют встроенную флешь, т.е. конфигурируются как и цплд. См. серии MachXO2 и max10.
Сообщение от
Meta|_
Ну а дальше - как пойдёт: либо допиливать проект ещё полтора года самому, либо, если соберётся хорошее комьюнити - общими усилиями вылизать за несколько месяцев.
Как можно общими усилиями написать ЦФ? Каждый накидает по строчке кода?
Арифметика ЦФ достаточно примитивна, информации по аппаратной реализации в сети - завались. Кто хотел - давно уже написал. А открыто такие проекты не выложены сугубо из-за проблемы защиты интеллектуальной собственности, никаких других проблем тут нет.
Сообщение от
Yurgen
Стоимость приличной отладочной платы например с поддержкой симулинк FIL уже предполагает коммерческое использование, это не считая остальных затрат и временных тоже.
Зачем вообще для плисины отладочная плата? Это ж не одноразово конфигурируемая ИМС. Для начала можно написать например что-то простое, типа вывода потока с ЮСБ транспорта на выход, а потом со временем дописать ЦФ, или еще чего угодно.
А поделки на автогенераторах кода - не серьезно, даже для любителя (или даже - тем более для любителя).
Сообщение от
pyos
Так наше хобби вообще затратное!
Причем ЦФ по деньгам это один из самых дешевых элементов. Современные мощные плис стоят копейки, и перепрошивка оных не требует каких либо затрат (в отличие от отладки аналоговых схем). Т.е. это чисто интеллектуальные и временные затраты.
Сообщение от
Sanny
Господа, мы как-то спешить начали.... Сияющие дали, коммерческие перспективы... . Вроде речь про DSD ЦАПу на дискрете... Вот ежли мы тут мы её вылижем, победим журчание, то тогда и про модулятор можно думать.. .
От именно. Данная топология интересна именно простотой реализации.
Сообщение от
Sanny
Сдвиговый можно и на дискрете и на плис. Тогда вопрос аналога - опер или дискрете.
Первое естественно на дискрете, второе - на ОУ.
От себя я бы добавил несколько моментов, касательно схемотехники:
Схему надо обязательно делать дифференциальной, чтобы ток потребления от опоры был постоянный.
Корпуса логики в диф. схеме нужно чередовать, чтобы сигналы по "+" и "-" фазам были максимально сближены (переплетены).
Логику надо применять в малогабаритных корпусах, лучше всего QFN, ну или хотя бы TSSOP, soic - это уже слишком. Резисторы крупнее 0402 так же здесь не уместны (ну максимум 0603, если тяжело паять).
Логику надо выбирать с высоким быстродействием, типа AHCT, VHCT, LVC и т.п.
Печатные проводники сигнала строба нужно выравнять по длине, чтобы минимизировать разбежку таймингов между корпусами логики.
Сигнал данных с плис на 595-ю логику лучше выводить отдельно на каждый корпус, тогда кроме ДСД можно будет пробовать реализовать ДС ЦАП с ДЕМ линеаризацией, не меняя плату и схему.
Социальные закладки