Доброго времени суток.
Решил я освоить FPGA проектирование и выбрал себе задачу реализации SPDIF приемника с ФАПЧ, передискретизацией с оверсемплингом. Пока затык с рассчетом длинны буфера FiFo для передискретизации, что бы рассчитать его мне нужно знать максимальное отклонение фазового перехода сигнала SPDIF от фазового перехода идеального источника с той же частотой. Другими словами, на сколько нестабильна частота спдиф сигнала. Прошу помощи в этом вопросе...
Социальные закладки