SPDIF приемник на логике с перспективой FPGA
Доброго времени суток.
Решил я освоить FPGA проектирование и выбрал себе задачу реализации SPDIF приемника с ФАПЧ, передискретизацией с оверсемплингом. Пока затык с рассчетом длинны буфера FiFo для передискретизации, что бы рассчитать его мне нужно знать максимальное отклонение фазового перехода сигнала SPDIF от фазового перехода идеального источника с той же частотой. Другими словами, на сколько нестабильна частота спдиф сигнала. Прошу помощи в этом вопросе...
Последний раз редактировалось Кичай Данил; 14.12.2016 в 15:33. Причина: Неясно выразился
Re: SPDIF приемник на логике с перспективой FPGA
Можно по подробнее про r-2r? Знаю о существовании pcm63 и ad1862, это вроде цапы высокого уровня, они же r-2r или я что то не понимаю?Сообщение от Alex
r-2r - сильно ограничены в разрядности и точности.
И тогда надо смотреть среди НЕаудио ЦАПов, правда, у таких как правило, есть проблема глитча.
Это редко, в основном входу них сериальный, типа SPI, но имея FPGA, SPI из параллельного делается в два плевка
А самому посмотреть?
Самый дешевый - 18 баксов: http://www.digikey.com/products/en/i...0&pageSize=100
Последний раз редактировалось Кичай Данил; 20.12.2016 в 05:58.
Re: SPDIF приемник на логике с перспективой FPGA
Они давно не существуют.
Относительно высокого. Если слушать только 44/16 - сойдет. АД1862 получше.
Частично да.
Еще учти, что в отличие от ДС-цапов, этим важен джиттер не только MCLK но и BCLK и WCLK.
"Замполит, чайку?"(с)"Охота за Красным Октябрем".
"Ну что, можете меняться обратно."(с)типа анек.
<-- http://altor1.narod.ru --> Вопросы - в личку, е-мейл, скайп.
Re: SPDIF приемник на логике с перспективой FPGA
Я и 24/96 на 1862 слушал, вполне прилично.
Re: SPDIF приемник на логике с перспективой FPGA
Да, 1862 получше будет.
"Замполит, чайку?"(с)"Охота за Красным Октябрем".
"Ну что, можете меняться обратно."(с)типа анек.
<-- http://altor1.narod.ru --> Вопросы - в личку, е-мейл, скайп.
Re: SPDIF приемник на логике с перспективой FPGA
Offтопик:ЕМНИП мастерклок на них вообще не идёт, а для 1862 конкретно важен вордклок, т.к. команда на преобразование им и даётся. Про РСМ63 не помню, может ей и битклок важен.
Re: SPDIF приемник на логике с перспективой FPGA
Ну да, про битклок это я уже по инерции, главное им конечно вордклок.
"Замполит, чайку?"(с)"Охота за Красным Октябрем".
"Ну что, можете меняться обратно."(с)типа анек.
<-- http://altor1.narod.ru --> Вопросы - в личку, е-мейл, скайп.
Re: SPDIF приемник на логике с перспективой FPGA
Всем еще раз спасибо
Re: SPDIF приемник на логике с перспективой FPGA
Задам вопрос тут да бы не плодить тем. Реально ли реализовать SPDIF на ПЛИС для скорости 384К? Либо подойдет то же ядро, что предлагается в открытых источниках типа "опенкорес"...
Re: SPDIF приемник на логике с перспективой FPGA
Реально, только зачем? Длинный кабель?
_________________
Евгений
Re: SPDIF приемник на логике с перспективой FPGA
Реализовать нет проблем, только источников SPDIF на 352/384 по сути нет. Ибо нестандартно - стандартно только до 176/192.
Re: SPDIF приемник на логике с перспективой FPGA
Так можно сделать пару передатчик-приёмник. И привесить к I2S-шине USB-микры типа XMOS. Но не уверен, что это нужно. Потом ФИФО и тп. Гимор.
Ваши права
Социальные закладки