adau1452 и SigmaStudio

[onefabis]

Кстати, интересует, что лучше. Ресемплинг программный внутри BBB или ASRC в adau1452. Подозреваю, что все же лучше в Adau1452.

[trd.vx]

Кстати, интересует, что лучше. Ресемплинг программный внутри BBB или ASRC в adau1452. Подозреваю, что все же лучше в Adau1452.

Не до конца понятно как этот ASRC работает, получается он работает с i2s входами по трем проводам (мастерклоки у источника и DSP свои), потом конвертит входящий sample rate не зависимо от сетки в 96 кГц (в моем случае) и дальше обычный проект в Sigme?

[onefabis]

конвертит входящий sample rate не зависимо от сетки?

Да, вот я тоже пока что ищу информацию по ASCR в Adau1452. По конвертации в APlaye есть информация по SoXR ресемплере. А вот по ASRC - плохо мне известно. Потому непонятно, что лучше: делать исключительно ресемплинг в APlayer до нужной частоты или оставлять программную часть, как есть и ресемплировать чисто с ASRC. Или комбинированное: 88.2, 176.4 до 44.1, а 96, 192 до 48 ресемплировать программно в Aplayer, а микроконтроллером переключать кварцы 22.5792 и 24.576 для BBB и для 1452 и только менять проекты в Сигме на 48 и 44.1.
Вот набрел на статью, изучаю https://soundcheck-audio.blogspot.co...id-it.html?m=1

[trd.vx]

Да, вот я тоже пока что ищу информацию по ASCR в Adau1452

Инженер AD ответил, что принцип работы ASRC в ADAU хорошо описан в даташите на AD1896.

По конвертации в APlaye есть информация по SoXR ресемплере. А вот по ASRC - плохо мне известно. Потому непонятно, что лучше: делать исключительно ресемплинг в APlayer до нужной частоты или оставлять программную часть, как есть и ресемплировать чисто с ASRC. Или комбинированное: 88.2, 176.4 до 44.1, а 96, 192 до 48 ресемплировать программно в Aplayer, а микроконтроллером переключать кварцы 22.5792 и 24.576 для BBB и для 1452 и только менять проекты в Сигме на 48 и 44.1.

Вот проблема с переключением проектов, в Sigma Studio нет варианта выбрать частоту проекта 88.2, поэтому без конвертации в 96 никак не обойтись. Пока из разумных вариантов это конвертнуть всю библиотеку через foobar2000 плагином SSRC, который судя по отзывам не портит звук. Кроме раздувания размера библиотеки минусов вроде нет. Возможно ресемплер в APlayer тоже нормально работает в режиме реального времени, это только слушать.

[onefabis]

Sigma Studio нет варианта выбрать частоту проекта 88.2, поэтому без конвертации в 96 никак не обойтись

Я полагаю, что конвертировать лучше из 88.2 в 44.1, а не в 96. Четный ресемплинг, по идее, привнесет меньше искажений.

[trd.vx]

Я полагаю, что конвертировать лучше из 88.2 в 44.1, а не в 96. Четный ресемплинг, по идее, привнесет меньше искажений.

DSP будет работать на частоте 96 кГц, а большая часть контента это 44.1 или 48. Если бы в Sigma Studio можно было создать 2 проекта на частоты 88.2 и 96 кГц, тогда можно было бы делать четный ресемплинг, а так необходимо весь контент ресемплить в 96 кГц, вопрос чем это делать. Из вариантов оффлайн foobar2000, средствами BBB на лету или средствами встроенного в ADAU ASRC, который непонятно пока как работает с i2s входами.

[Alex]

ADAU ASRC, который непонятно пока как работает с i2s входами.

Ему все равно с какими входами работать, с внешним I2S или с пришедшим с SPDIF-приемника I2S, он-же просто с семплами работает.

[uriy]

Из вариантов оффлайн foobar2000, средствами BBB на лету или средствами встроенного в ADAU ASRC, который непонятно пока как работает с i2s входами.

Ну тут пожалуй лучше всего самому отвечать на этот вопрос, создать проект в адау и снять измерениями и слепой прослушкой как себя показывает ASRC в адау, лично я не слышу разницы когда на ASRC в адау идёт 44,1кГц или 48кГц, но может у меня просто со слухом проблемы....

[trd.vx]

Ему все равно с какими входами работать, с внешним I2S или с пришедшим с SPDIF-приемника I2S, он-же просто с семплами работает.

Получается мастерклок у ADAU свой и у источника свой, в проекте Sigma Studio выбирается ASRC вход и источник подключается по i2s по трем проводам (BCLK, LRCLK и SDATA) без общего мастерклока?

Ну тут пожалуй лучше всего самому отвечать на этот вопрос, создать проект в адау и снять измерениями и слепой прослушкой как себя показывает ASRC в адау, лично я не слышу разницы когда на ASRC в адау идёт 44,1кГц или 48кГц, но может у меня просто со слухом проблемы....

Если я правильно понял как подключаться к ASRC ADAU, то для эксперимента нужно еще генератор мастерклока на обе сетки частот к BBB прикрутить. С относительно гарантированным качеством можно всю коллекцию музыки конвертнуть с помощью foobar2000 + SSRC, единственный минус этого решения, что размер файла раздувается в 10-15 раз.

[uriy]

Получается мастерклок у ADAU свой и у источника свой, в проекте Sigma Studio выбирается ASRC вход и источник подключается по i2s по трем проводам (BCLK, LRCLK и SDATA) без общего мастерклока?

Да.

Если я правильно понял как подключаться к ASRC ADAU, то для эксперимента нужно еще генератор мастерклока на обе сетки частот к BBB прикрутить.

Что такое ВВВ?
Вы на ASRC ADAU можете подавать любой битрейт хоть 44,1кГц хоть 48кГц хоть 96кГц. А в звуковом проце вы будете иметь ту частоту которая выставлена в проекте, и на выход вы будете выдавать ту частоту которая в проекте, другими словами можно принять 44,1кГц, а выдавать 96кГц на ЦАП, так же можно принять 48кГц и выдать всё те же 96кГц на ЦАП. Кстати выдаваемую частоту можно изменить тоже. Но суть в том, что приём и передача это разные порты и частоты у них могут быть разные, какие вы захотите.

[onefabis]

Что такое ВВВ?

BeagleBone Black, одноплатник.

то для эксперимента нужно еще генератор мастерклока на обе сетки частот к BBB прикрутить.

Я себе так и планирую сделать, на BBB P9_24 - отвечает за сетку. Если там высокий уровень сигнала - значит идет 44.1 сетка, а если низкий - 48 сетка (или наоборот, подзабыл). По ней STM-ка моя будет переключать генераторы и загружать соотв. проекты Sigma Studio в Adau1452. Но это, в основном, для эксперимента, чтобы сравнить с тем, как работает ASRC в Adau1452 и с SoXR. Понять, что из этого лучше. Но тут надо будет придумать кнопку, которая переключает изменение частот в BBB или активирует ASRC

[Alex]

Получается мастерклок у ADAU свой и у источника свой, в проекте Sigma Studio выбирается ASRC вход и источник подключается по i2s по трем проводам (BCLK, LRCLK и SDATA) без общего мастерклока?

Да. Там же даже входа для мастеклока нет.

[VVladimir]

Добрый день!
Я разработчик и мне надо упаковать 8 входов i2s в один TDM. Для этих целей я хочу использовать RDC3 на основе adau 1452 от чип и дип. У меня ничего не работает, даже синус не проходит из dsp на OUT0. Кроме того, выдается ошибка при тестировании памяти (Check last compilation through DSP). Опыта у меня совсем нет в этом деле, поэтому могу ошибаться на ровном месте.
Вот так я подключаю программатор:
,
такой проект
,
такие настройки выходного порта

Как на ваш взгляд, это я ошибаюсь или RDC3 с браком?
Спасибо за ответы!)

[viakon]

Какой ЦАП подключен к SDATA_OUT0 ?

[VVladimir]

Какой ЦАП подключен к SDATA_OUT0 ?

подключен генерируемый dsp сигнал, квадратные импульсы, входа вообще нет - отключил, тестируется выход пока, а понял вопрос) на выходе стоит гребенка Jetson Nano, там i2s вход, если подключить к нему напрямую i2s микрофон то все работает

[DrModd]

VVladimir, У вас порт slave, а должен быть мастером

[VVladimir]

VVladimir, У вас порт slave, а должен быть мастером

как раз все правильно, если я не ошибаюсь, битклок идет с джетсона, так же как и ф-sync (lrclock), порт i2s джетсона работает в режиме мастер, а выходной порт 1452 должен работать в режиме slave
поправьте меня, если я не прав

[onefabis]

У вас входящий порт должен быть в слейве, а исходящий - мастером, хотя бы на этапе теста. А потом уже - в зависимости от того в каком режиме будет работать то, что будет стоять после 1452. И почему у вас проект на 16кГц?

[VVladimir]

У вас входящий порт должен быть в слейве, а исходящий - мастером, хотя бы на этапе теста. А потом уже - в зависимости от того в каком режиме будет работать то, что будет стоять после 1452. И почему у вас проект на 16кГц?

я работаю с частотой дискретизации 16 кгц, мне столько нужно семплов в секунду, больше не надо

схема такая, я читаю с микрофонов, они однозначно slave, ибо микрофон битклок сам не делает, значить входящий порт in0 в 1452 должен быть мастером,
далее, результат выдаю на джетсона, порт i2s джетсона по умолчанию работает в режиме master, я пока не стал менять конфигурацию, поставил выходящий порт out0 из 1452 в режим slave

ибо осциллографа нет, пока искать его не хочу, могу только джетсоном посмотреть выход

пс. но идея перестроить режим выходящего порта хорошая, ибо логично выдавать заранее определенный битклок и прочее

[uriy]

ибо осциллографа нет, пока искать его не хочу,

А для этих цепей осциллограф особо и не нужен. Если у вас программатор для адау на основе CY7C68013A то его можно использовать как логический анализатор.
Тут подробнее как и с чем. http://robomechs.com/logic-analyzer-cy7c68013a/