Цифровые многовходовые сумматоры (применительно к ПЛИС)

[seacat]

Существуют ли библиотечные сумматоы с кол-вом входов более 2х для ПЛИС производства Xilinx и Altera?
Не синтезируется ли при этом просто соединение нескольких двувходовых сумматоров, включенных последовательно?

Есть ли способ на VHDL явно описать действительно многовходовый элемент (не в поведенческом стиле) не мучаясь с картами Карно (3 8-бит входа делать по картам Карно явный изврат)?
Будет ли реальный выигрыш по быстродействию или не стоит заморачиваться?

seacat добавил 23.06.2006 в 14:22
Еще вопрос: имеют ли обычные библиотечные сумматоры схему ускоренного переноса? И каковы приблизительные задержки распространения сигнала в этом добре (например, 2х входовый 16 бит сумматор, целевой кристал Xininx Spartan 3 или Altera FLEX10KA / KE)? При синтезе Xilinx ISE 7.1 и Altera Quartus II 5.0 в зависимости от спид-грейда кристала пишут 14-22 нс, что-то многовато...

А то есть задача поточной обработки данных, поступающих с частотой 50-100 МГц и есть сомнения, а будет ли успевать... На какие моменты стоит обратить внимание и каке есть распространенные и действенные методы повышения быстродейсвия для сумматоров / вычитателей?