Вопрос по клок генератору

[Delta213]

Можно ли заменить AD8611A на 74HC14/(04)? К500ЛП116 нашел, а компаратора в нашей деревне нет Или в таком случае вообще генератор на 74НС04 собрать? Генератор нужен для твика сд плеера и замены штатного из СХА2500. Да и еще, в плеере стоит кварц на 16,8 а вроде все делают на 33, сха2500 работает с любой из этих частот, кварцы и на 16,8 и на 33 у меня есть. На какую частоту делать генератор?

[Lynx]

Так это не LVDS, а ECL. Когда эта схема разрабатывалась, в мире еще не существовало такого стандарта, как LVDS. Более того, стОит заметить, что ЭСЛ по уровню собственного джиттера примерно на порядок превосходят LVDS.
на приемной стороне поставить компараторы можно, но только такие, которые могут работать с отрицательными уровнями. Может быть даже будет и поменьше джиттер, чем с 10125.

[SashaNetrusov]

На чём порекомендуете делать ГУН с малым джиттером?
Реально его сделать бескварцевым?

[Lynx]

1)На транзисторах + варикап + кварц.
2)не очень.

[Delta213]

Так это не LVDS, а ECL. Когда эта схема разрабатывалась, в мире еще не существовало такого стандарта, как LVDS. Более того, стОит заметить, что ЭСЛ по уровню собственного джиттера примерно на порядок превосходят LVDS.
на приемной стороне поставить компараторы можно, но только такие, которые могут работать с отрицательными уровнями. Может быть даже будет и поменьше джиттер, чем с 10125.

Я хочу DB-9 или даже DB-25 на заднюю стенку сд поставить и вытащить все возможные сигналы наружу. Вот только сомневаюсь, что MCLK и DOL, DOR, BCK после ЦФ корректно обработаются ПУ125. Может MCLK(16,9) с 10116, через свободный ЭСЛ эл-т вытащить наружу, а на том конце поставить компаратор(как в схеме генератора)? Да, Вы наверное уже поняли, генератор будет в сд, ну и вопрос по его включению. 1. В каком месте землить генератор? 2. Есть у меня медная и аллюминиевая фольга, может обмотать плату генератора и заземлить эту обмотку? Опять же где заземлить?

[Lynx]

Вот только сомневаюсь, что MCLK и DOL, DOR, BCK после ЦФ корректно обработаются ПУ125

Я вовсе не понял данного высказывания. чушь какая-то...

[SashaNetrusov]

2)не очень.

Малый джиттер может получиться когда скорость изменения напряжения на входе компаратора максимальна. Если элемент задержки делать на RC цепочке, то она маленькая. А если линию задержки применить? Инвертор на компараторе, линия задержки и обратно на вход..... Частоту регулировать изменением напряжения питания (меняется задержка самого компаратора).
?

[Lynx]

джиттер может получиться когда скорость изменения напряжения на входе компаратора максимальна

По превышении определенного значения, величина джиттера не зависит от скорости изменения входного напряжения.

[SashaNetrusov]

А как насчёт использования линии задержки?

[Delta213]

Я вовсе не понял данного высказывания. чушь какая-то...

Нда, непонятно получилось. Пробую снова, значит так, хочу вывести на заднюю стенку CD плеера все потенциально нужные сигналы.
Ну чтобы вовнутрь не лазить, функциональность плеера не нарушать и иметь возможность макетировать цапы. Имею в плеере CXD2500Q + к ней клок генератор(16.9). С 2500 хочу вывести LRCK(FSYNC), BCK(SCK), DATA, ну и естественно мастерклок MCLK(16.9). Далее хочу вывести DOL(Data Left), DOR(Data Right), WCKO(LE) и BCK, те что идут после ЦФ.
Приемопередатчик на ПУ124/ПУ125. Вот и есть у меня сомнения насчет MCLK и тех сигналов, что после ЦФ (после ЦФ частоты вроде выше должны быть?). Достаточно ли быстродействия ПУ125(при ее Тз 5-7нс) для приема мастерклока?

Вот и родилась мысль незадействованный ЭСЛ элемент(9,10,7,6) генератора пустить напрямую на выходной разъем (9 соединить с 5, 10 с 4, 7-6 на выход), а на другом конце (на приемном) поставить еще одну AD8611. Я понимаю, что 116 на длинную линию работать не предназначена, но у меня там будет не более 1-го метра, а скорее всего сантиметров 30.


зы.
не в тему, поясните pls. пo CXD2500, по даташиту LRCK(FSYNC) - D/A interface for 48-bit slot. LR clock f=Fs (т.е. 44.1)
В полупериоде LRCK помещается 24 такта BCK, тогда сколько же бит данных, тоже 24? И какие биты установлены в младших(старших) 8 разрядах?
Ну и вроде на 2500 есть ноги все тоже самое но D/A interface for 64-bit slot. Что лучше наружу вытаскивать 48 или 64?

pss

сильно не пинайте, чайник я

[Lynx]

Достаточно ли быстродействия ПУ125(при ее Тз 5-7нс) для приема мастерклока?

Вот теперь смысл вопроса ясен. Ответ - достаточно с большим запасом. пара 10124\10125 хорошо работает на частоте до 40...50МГц.

Я понимаю, что 116 на длинную линию работать не предназначена

10116 как раз предназначена в том числе и для работы на согласованную линию, как в качестве приемника, так и в качестве передатчика. В последнем случае ее эмиттерные нагрузки должны быть равны 50Ом и подключены к источнику -2В.

В полупериоде LRCK помещается 24 такта BCK, тогда сколько же бит данных, тоже 24? И какие биты установлены в младших(старших) 8 разрядах?
Ну и вроде на 2500 есть ноги все тоже самое но D/A interface for 64-bit slot. Что лучше наружу вытаскивать 48 или 64?

Данных может быть любое количество, от 1 до 24 разрядов. Если их меньше, чем 24, то биты данных могут быть размещены внутри 1\2LRCK по-разному. Отсюда и наличие многих форматов - правосмещенные, левосмещенные, промежуточные (типа I2S Philips)

[SashaNetrusov]

А как насчёт использования линии задержки?

Использование линии задержки в ГУНе никого не зацепило? Например на ЛЗ канала яркости в телевизоре (330нс) вполне можно сделать генератор на 44.1*32 кГц. Можно заФАПЧевать от приёмника СПДИФа и подать как системный клок на ТДА1541........

[Lynx]

Использование линии задержки в ГУНе никого не зацепило

Просто совершенно не ясно, зачем это нужно

[SashaNetrusov]

Просто совершенно не ясно, зачем это нужно

Малоджиттерный ГУН.......

[Lynx]

Все-равно непонятен смысл таких извращений...

[SashaNetrusov]

смысл таких извращений...

А как можно уменьшить джиттер со входа СПДИФа?

[Lynx]

А зачем это вообще нужно. Я не вижу смысла применения SPDIF вообще никакого. А если и применять, то с петлей обратной синхронизации, но тогда джиттер пох.
Лично я вообще применяю только синхронные интерфейсы, чем полностью доволен.

[SashaNetrusov]

А зачем это вообще нужно.

Если ящик выдаёт СПДИФ...?
А "синхронные" кто выдаёт?

[pokos]

А как можно уменьшить джиттер со входа СПДИФа?

Делал я именно так. При помощи узкополосной ФАПЧи давил джиттер раза в два-три. Точнее померить не удалось.
На звуке не отразилось. (РСМ1704).

Кстати, СПДИФ - синхронный и есть.

[Delta213]

Теперь вот такой вопрос, если землю КГ вешать на аналого-цифровую землю, то не лучше ли разместить КГ на плате цапа, рядом с 74АВТ574, чем на отдельной платке. Я понимаю, что отдельную платку можно обернуть золотой фольгой и обложить брюликами но, имхо толку от этого не много. И еще, как все же лучше соединять аналоговую и аналого-цифровую земли, через бусину или через два шотки?

[Lynx]

А "синхронные" кто выдаёт?

Сервопроцессор транспорта.

Кстати, СПДИФ - синхронный и есть.

Это не совсем так. В асинхронности SPDIF относительно мастерклока можно легко убедится двухлучевым осциллом, посмотрев одним лучом мастерклок транспорта и засинхронизировшись от него, а вторым - мастерклок с выхода SPDIF приемника.

то не лучше ли разместить КГ на плате цапа, рядом с 74АВТ574, чем на отдельной платке.

Собственно говоря именно так и делается (см. Lynx20\23\24\30), причем генератор, как и регистр пересинхронизации, и ЦАП (при отсутствии разделения аналоговой и цифро-аналоговой земель) следует считать аналоговыми элеметами.