управление WM8804 в soft mode

[Wired]

Родил что-то типа библиотеки для 8804-й.
Пользуйтесь!

основной режим: работа СПДИФ приемника на всех частотах 44,1 - 192 - проверил на процике pic16f883, дисплее 20t202da2ja и собсно wm8804

Хочу поблагодарить за помощь: alex (ценньіе советьі по работе с ПИКами), energetik(общие вопросьі ) ,nazar)

[ViktKors]

Соответствующие данные нужно и записывать в регистры...

Вдогонку..
Собственно частота f2 = 94.3104 МГц (которая является стандартной для режимов 44 - 96 кГц) является просто средним арифметическим частот, оптимальных для режимов 176 и 192 кГц. То есть это такой компромиссный и универсальный вариант.

С другой стороны, в софтверном режиме совсем нетрудно перезаливать коэффициенты PLL при каждой смене Fs. Т.е. ничего не стоит заливать каждый раз не компромиссные, а оптимальные коэффициенты. По идее это расширяет запас PLL по допустимому (без срывов) джиттеру входных сигналов.
Цена - пара строчек кода.


К сожалению, я не придумал как можно испортить один только джиттер входного сигнала (не нарушая целостности данных), потому насколько это важно, судить не берусь.

[Wired]

А я, забил на нее. Устройство alex-а - jkill решает проблему джиттера спдиф радикальньім способом

[Turbo_man]

Устройство alex-а - jkill решает проблему джиттера спдиф радикальньім способом

Так ведь это можно на ПЛИС-ине + RAM сделать самому. Я в процессе написания. Тогда и CS8416 сгодится для S/PDIF.

---------- Сообщение добавлено 14:35 ---------- Предыдущее сообщение было 14:30 ----------

Т.е. ничего не стоит заливать каждый раз не компромиссные, а оптимальные коэффициенты.

Именно.

[ViktKors]

А я, забил на нее. Устройство alex-а - jkill решает проблему джиттера спдиф радикальньім способом

А кино пробовали через него смотреть? ;)

п.с. У меня все-же стойкое впечатление, что "проблема джиттера" в значительной степени надумана.
То есть помимо самого клока тут есть еще сопутствующий букет, а-ля помехи, петли на ВЧ через соединения, земляные радости..
И имея их в виду, смею полагать, что решение "проблемы клока" не является решением проблемы СПДИФ"

[Turbo_man]

А кино пробовали через него смотреть? ;)

Надо отключать буфер.

[s3tup]

В вольфсоне, при переходе в софтовый режим, можно попутно реализовать
- отключение компаратора на входе спдиф, и прикрутить туда свой
- переключить второй выход клока на выдачу восстановленного клока, а не 12мег.

Первое позволяет организовать более нежный и тихий вход, на основе какого-нибудь мягко-клиппированного усилителя, аль HCU с ОС.
Второе - использовать нормальный драйвер для клока, а не хиленький обычный. Он там предусмотрен и им восторгаются, но в хардваре пусили его для буфферизации 12мег клока. Вероятно, дабы питать им какие-нить процессоры и т.д.

К тому-ж вольфсон, даже в хардваре, может организовать обратную синхру источника, притом весьма просто. Правда кривенько для отличных от 44.1к частот - но в целом о хайрезе можно забыть с винтажными цапами и так.

Но блин, лезем в софт - еще МК ставить если его изначально небыло. Ставим МК - можно и плиску с экранчиком прикрутить. Поставили плиску - можно и два клока поставить с частотной сеткой нужной. Поставили сетку - делай 24-бит внутренности плиски, что не всегда помещается. Сделал 24бит, с плиской средненькой, с экранчиком и МК, да еще й вагоном логики - да еще й ЦФ какой-нить. Хочется все смести и поставить ФПГАшку. Ставишь ФПГАшку - хочется и спдиф в нее затолкать, и буфер а-ля Д.Килл Алекса. Буфер в ФПГАшку не помещается - нужно памяти довешивать.
В итоге имеем ФПГАшку, со встроенной всей периферией - спдиф, ЦФ, фифо буфер асинхронный.
Поставили толстую ФПГАшку - прикрути и USB PHY, и живи долго и счастливо.
И казалось-бы, все хорошо и красиво, но
- помехи от шустрой ФПГАшки, делающей все подряд
- ЦФ не торт, хочется адаптивный
И возвращаемся к спдиф-обратная синхра-цф-цап.

[ViktKors]

В вольфсоне, при переходе в софтовый режим, можно попутно реализовать
- отключение компаратора на входе спдиф, и прикрутить туда свой
- переключить второй выход клока на выдачу восстановленного клока, а не 12мег.

Первое позволяет организовать более нежный и тихий вход, на основе какого-нибудь мягко-клиппированного усилителя, аль HCU с ОС.
Второе - использовать нормальный драйвер для клока, а не хиленький обычный. Он там предусмотрен и им восторгаются, но в хардваре пусили его для буфферизации 12мег клока. Вероятно, дабы питать им какие-нить процессоры и т.д.

К тому-ж вольфсон, даже в хардваре, может организовать обратную синхру источника

+100.
Только вот где об этом прочитать было?

Вон Turbo_man как о само собой разумеещемся говорит и о двух наборах коэффициентов для разных сеток в пределах 44-96 кГц. Это что, обсуждалось где-то?
Становится привычным, как только озвучишь нечто - так сразу выясняется, что все об этом знают.. Только вот на форуме и/или гуглом найдешь шиш с маслом вместо информации..

---------- Сообщение добавлено 20:49 ---------- Предыдущее сообщение было 20:46 ----------

Поставили плиску - можно и два клока поставить с частотной сеткой нужной

А смысл? после ПЛЛ от этого клока останется ведь не больше чем от "внесеточного" 12 МГц

---------- Сообщение добавлено 20:51 ---------- Предыдущее сообщение было 20:49 ----------

Поставили сетку - делай 24-бит внутренности плиски

А что имеется в виду?

[s3tup]

Поставили плиску - можно и два клока поставить с частотной сеткой нужной

А смысл? после ПЛЛ от этого клока останется ведь не больше чем от "внесеточного" 12 МГц

Это для случая обратной синхры - с плиской все-ж проще коммутацию и деление частот организовать - а если просто, почему бы и нет

А что имеется в виду?

Если есть сетка - то есть замах на хай-рез, т.е. 96кГц и выше. А там - нужно сохранить 24бит данные.
Если изначально плиску делали с 16-битной обработкой, то теперь придется ее расширять до 24ех (обработка - ну к примеру из последовательной I2S сделать два канала, каждый из которых - последовательный - для загрузки в винтаж-ЦАПы либо для организации дуал-моно. Соответственно скорость передачи уменьшить в два раза.).
Просто я делал для 16бит, т.к. в плиске места итак не много А хотелось - затолкать побольше, и скорости понизить максимально (64BCLK >> 32BCLK (I2S 16BIT) >> 16BCLK (simultaneous 16BIT)).

---------- Сообщение добавлено 22:08 ---------- Предыдущее сообщение было 22:04 ----------

Только вот где об этом прочитать было?

Не знаю, я додумываю между строк даташита, между строк одного парня зарубежного что сказал всего-лишь "вольфсон в софте можно использовать немного лучше".
Даташит у них довольно забавный, и это я только о его HW configuration части. В регистры софтом лезть - чую - извращений на порядок больше будет.

[ViktKors]

Это для случая обратной синхры - с плиской все-ж проще коммутацию

А.. для обратной синхры, конечно, но генераторы для этого - прямо на лапах ЦАП.
а коммутации той - пара AC245 да LCV1G125/6 для клока, впрочем, это у каждого по-своему.

Если есть сетка - то есть замах на хай-рез, т.е. 96кГц и выше. А там - нужно сохранить 24бит данные.

Т.е. основное назначение ПЛИС - реализация FIFO?

[s3tup]

Я плиской такое задумывал,
http://s3t.it/data/uploads/digiboard_v2.png
http://s3t.it/data/uploads/digital_frontend_v2.pdf
Плиска - просто для конвертации форматов, режимов работы обратной синхры (44, 48 до 174, 192 и без обратной синхры), режимов ЦФ (с/без).

Но в итоге в двух слоях платы не осилил. Поэтому выбросил из головы идею о многоинтерфейсности и многочастотности, оставил лишь 44.1к и режим с обратной синхрой и без нее. Без обратной синхры - можно 48к, дальше ЦФ не позволяет.
http://s3t.it/data/uploads/digital_frontend_mk2_v0.pdf
http://s3t.it/data/uploads/digicd_mk2_v0.jpg


В плиску ДжКилл не влезет никак, хоть с внешней памятью хоть без. Ну как-бы смотря какую плиску, у меня 36-72 ячеек, туда не лезет

---------- Сообщение добавлено 23:11 ---------- Предыдущее сообщение было 23:08 ----------

а коммутации той - пара AC245 да LCV1G125/6 для клока, впрочем, это у каждого по-своему.

Коммутировать клок - еще пол беды. Его ещей в I2S превратить надо, чтоб скормить вольфсону, чтоб вольфсон выдал DATA. Тут с плиской на порядок удобней.

[ViktKors]

Я плиской такое задумывал..

Круто.

Но в итоге в двух слоях платы не осилил.
---------- Сообщение добавлено 23:11 ---------- Предыдущее сообщение было 23:08 ----------
Коммутировать клок - еще пол беды. Его ещей в I2S превратить надо, чтоб скормить вольфсону, чтоб вольфсон выдал DATA. Тут с плиской на порядок удобней.

Да. Учитывая количество цифровых линий, их куда проще развести "нормально" в 4-рех слоях.

Коммутация, деление и пр. спокойно влезли на участок платы 20 - 35 мм, на плате больше места "пропадает" просто из-за того, что хотелось нормально организовать линии.

Надеюсь соберусь и выложу как-нибудь, как это получилось..
Из приколов (помимо общеизвестных попутанных регистров 28 и 29) меня неприятно удивила непонятная грязь на выходе ПЛЛ (т.е. на выходах клока/клоков) при переконфигурации WM.
Можно пробовать переключать на это время клок с ПЛЛ на осциллятор, но для этого его частота должна быть "в рамках"; я пожалел, что выбрал 12 а не 24 МГц осциллятор. В итоге приходится отключать вывод клока при переходых, а ЦАП вместо "мьюта" уводить в "резет".

Из "мелочей" - отдельное питание для ПЛЛ "слышно".
"один парень зарубежный" вроде как упоминал, что датащитвские 50 пс джиттера - это с запасом. С нормальным внешним клоком (я подозреваю, что условие "нормальная незащумленная земля возле соответствующих лап" подразумевается) вроде получается гораздо меньше. Вобщем-то опыт те-же силабовских микрух (с +/- тем-же принципом) вполне позволяет поверить в такое.
Ну и слуховые ощущения говорят о том-же..

[Alex]

Я плиской такое задумывал,
http://s3t.it/data/uploads/digiboard_v2.png
http://s3t.it/data/uploads/digital_frontend_v2.pdf
Плиска - просто для конвертации форматов, режимов работы обратной синхры (44, 48 до 174, 192 и без обратной синхры), режимов ЦФ (с/без).

Но в итоге в двух слоях платы не осилил.

И весь этот геморрой для того, чтобы сделать на куче микросхем, включая CPLD и MCU, да в 4-х слоях то, что сделано в JKILL-е на 2-х корпусах и в 2-х слоях?

[s3tup]

Круто.

Извращение

Из "мелочей" - отдельное питание для ПЛЛ "слышно".
"один парень зарубежный" вроде как упоминал, что датащитвские 50 пс джиттера - это с запасом. С нормальным внешним клоком (я подозреваю, что условие "нормальная незащумленная земля возле соответствующих лап" подразумевается) вроде получается гораздо меньше. Вобщем-то опыт те-же силабовских микрух (с +/- тем-же принципом) вполне позволяет поверить в такое.
Ну и слуховые ощущения говорят о том-же..

Спасиб - постараюсь сделать по полной, для HW режима. Если девайсик позволяет сделать себя лучше, и благоприятно реагирует на улучшения в окружении - грех не дать ему наилучших условий эксплуатации.

И весь этот геморрой для того, чтобы сделать на куче микросхем, включая CPLD и MCU, да в 4-х слоях то, что сделано в JKILL-е на 2-х корпусах и в 2-х слоях?

ДА!!!!11111

Это было годика 2 назад. Скорей 1.5.
Пошел по методологии от хорошего - к лучшему. В итоге от банального вольфсона - до этого чуда .
Самое забавное, что я таки ухитрился центральную шину, соединяющую пять приемопередатчиков I2S развести в одном слое, без пересечений и перепрыгиваний резисторами друг друга Притом компактно...
Но за сим я проэкт забросил, попытавшись протянуть еще вагон и тележку контрольных дорожек
Если-б просто цифра - я б ее хоть одним слоем наваял. А тут еще важно донести девственный клок от восстановленного вольфсоном до выхода SMA-шек - а это через всю плату тянуть. И еще хотелось шоб не шумело... Корочи, ффтопку. Я еще 5<>3.3 уровни там не прикидывал, а стоило бы

Зато намалевал схемку за полтора дня

MCU - так, шашечки - рисовать ЧД да управлять режимами.

[Alex]

ДА!!!!11111

Это было годика 2 назад. Скорей 1.5.

Так и JKILL начат примерно 2 года назад. Это в его нынешнем виде, а вообще задумывался года 3-4 назад.

В итоге от банального вольфсона

А я вот смотрел смотрел на вольфсоновские трансиверы, даже купил по паре 04 и 05, но так и валяются. DIX4192 на порядок лучше, а в JKILL я поставил еще лучше - DIX9211.

[s3tup]

DIX4192 на порядок лучше, а в JKILL я поставил еще лучше - DIX9211.

А чем DIX9211 лучше вольфсона? Кроме огромного количества входов-выходов
Прочитал бегло даташит, нигде не нашел частоты среза применяемого PLL.
У вольфсона она довольно низкая, сотни Гц насколько я помню. У дир9001 - выше 20кГц, что не имеет смысла вообще. Сий DIX9211 в плане аналоговой обвязки PLL напомнил 9001-ую, что как-бы не хорошо...

Но это все JKILL-у побоку.

Хороший, плохой - главное у кого ружье (клок).

[Alex]

А чем DIX9211 лучше вольфсона? Кроме огромного количества входов-выходов

Ну хотя бы отсутствием геморроя с 176/192
Да и схема может быть проще - например без кварца вообще.

В принципе, его и в HW-режиме юзать можно, он встает в довольно приятную дефолтную концигурацию.
Но в SW разумеется больше возможностей.

[ViktKors]

Да нет никакого геморроя, кроме досадного датащита.

Кроме того, вроде как если нужен именно нормальный привычный СПДИФ (полезность ФИФО никто не оспаривает, но это офф), то, если без экзотики, никакой привычный VCO в обычных приемниках не выдержит конкуренции с цифровой PLL WM8804/5-го.

ИМХО вопрос только в достаточности качества. А в этом, вероятно, есть только один критерий - слух.
Послушать "в стандарте", в мастере, через асинхронный УСБ, попытаться найти разницу.. еще раз попытаться..

Хороший, плохой - главное у кого ружье (клок).

А если разницы нет, зачем платить больше?

П.С. оно конечно про "нет разницы" штука растяжимая.
Но когда разница есть - это точно джиттер клока? а может помехи? а может "земля"? а может еще что?

Вот в моей реализации оптика слышимо "подгаживает", а режим клока (мастер/слейв) в этом если что-то и меняет, то мало. Зато куда больше меняет "бусина" на шлейф от платы СПДИФ к ЦАП...

[Turbo_man]

Вон Turbo_man как о само собой разумеещемся говорит и о двух наборах коэффициентов для разных сеток в пределах 44-96 кГц. Это что, обсуждалось где-то?

Нет, я до сих пор не имел дела с 8804/05-ми. Просто я так поступаю при конфигурировании SRC4392-х с переключением клоков 22/24 МГц. Поэтому и для 8804-х считаю это правильным.

[Alex]

Да нет никакого геморроя, кроме досадного датащита.

Ну, понятно что любой программный геморрой достаточно написать один раз
У WMок надоотслеживать состьяние и перепрограммировать чип, чтобы все Fs работали.
DIX требует програмирования только при включении, на заданную конфигурацию. Да и то - если она не совпадает с дефолтной.
Далее - ну разве что входы переключать да состояние считывать (если надо).
Кварц ему нужно вешать только если хочеться его частотометром воспользоваться.

[dortonyan]

помехи от шустрой ФПГАшки, делающей все подряд

Если применять современные FPGA, то никаких страшных помех от них не будет. Другое дело что для перечисленного функционала плисина и внешняя память вовсе не обязательны. Достаточно нормального 32-х рязрядного контроллера с аппаратным SPI, а по большому счету можно и без аппаратных обойтись. Что собственно и реализовано у Алекса.

у меня 36-72 ячеек, туда не лезет

У меня при нормальной реализации анализа тишины даже в 128 не вошло. Но и нечего использовать такое старье, пора бы уже хотя бы на MAXII или MAXV переходить. А еще лучше на MachXO2.

Извращение

Вот, вот.

Столько гемора, а такую штучку как Si5317 почему-то никто не пользует: https://forum.vegalab.ru/showthread....=1#post1698075